李宏杰　李立

摘要：針對(duì)傳統(tǒng)電源管理芯片中的欠壓保護(hù)電路，提出了一種新型低溫漂、低功耗、高精度的欠壓保護(hù)電路。采用新型無電壓比較器的欠壓保護(hù)電路架構(gòu)，通過基準(zhǔn)自偏置產(chǎn)生的無溫度系數(shù)電流與電源采樣電流進(jìn)行比較，進(jìn)而對(duì)芯片系統(tǒng)各模塊實(shí)現(xiàn)欠壓保護(hù)?；赨MC0.25μmBCD工藝庫進(jìn)行設(shè)計(jì)，采用HSPICE仿真軟件進(jìn)行分析。仿真結(jié)果表明：在電源電壓上升沿過程中，當(dāng)電源電壓低于閡值電壓3.85 V時(shí)，欠壓保護(hù)電路輸出高電平，芯片系統(tǒng)被關(guān)斷;在電源電壓下降沿過程中，當(dāng)電源電壓低于閾值電壓3.63 V時(shí)，欠壓保護(hù)電路輸出高電平，芯片系統(tǒng)被關(guān)斷。上升沿和下降沿的回差電壓為0.22 V。滿足電源管理芯片低溫漂、高精度、低功耗的要求。

關(guān)鍵詞：欠壓保護(hù);電流比較;閾值電壓;回差電壓

*基金項(xiàng)目：河南省科技攻關(guān)項(xiàng)目（172102310671）;教育廳科學(xué)技術(shù)研究重點(diǎn)項(xiàng)目（15A510017）

0 引言

欠壓保護(hù)（under-over lockout，UVLO）電路是電源管理芯片中一種重要的保護(hù)電路，能夠?qū)╇婋妷哼M(jìn)行檢測(cè)，當(dāng)供電電壓低于系統(tǒng)預(yù)設(shè)臨界值時(shí)，芯片系統(tǒng)部分模塊會(huì)被關(guān)斷，防止芯片系統(tǒng)輸出邏輯錯(cuò)誤和其他不良影響，因此欠壓保護(hù)電路被廣泛應(yīng)用在電源管理芯片中的誤差放大器、振蕩器、電流檢測(cè)等模塊中”。

傳統(tǒng)電壓保護(hù)電路通常采用電壓比較器架構(gòu)，通過對(duì)帶隙基準(zhǔn)電壓與電源采樣電壓進(jìn)行比較，當(dāng)電源采樣電壓低于基準(zhǔn)電壓值時(shí)，欠壓保護(hù)電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷;當(dāng)電源采樣電壓高于基準(zhǔn)電壓值時(shí)，欠壓保護(hù)電路輸出低電平，芯片系統(tǒng)重新正常工作2]。欠壓保護(hù)電路的輸出級(jí)采用施密特觸發(fā)器和反饋控制回路產(chǎn)生遲滯電壓，防止芯片系統(tǒng)由于電源電壓波動(dòng)被反復(fù)關(guān)斷。雖然傳統(tǒng)欠壓保護(hù)電路原理簡(jiǎn)單、架構(gòu)成熟，但是傳統(tǒng)欠壓保護(hù)電路需要帶隙基準(zhǔn)模塊提供基準(zhǔn)電壓，并且需要電壓比較器對(duì)帶隙基準(zhǔn)電壓和電源電壓進(jìn)行比較，電路的功耗較大。

本文基于UMC0.25μmBCD工藝庫設(shè)計(jì)了一種新型欠壓保護(hù)電路，采用無電壓比較器電路架構(gòu)，通過基準(zhǔn)自偏置產(chǎn)生的電流與電源采樣電流進(jìn)行比較，當(dāng)電源電壓低于系統(tǒng)預(yù)設(shè)值時(shí)，欠壓保護(hù)電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷;當(dāng)電源電壓重新高于預(yù)設(shè)值時(shí)，欠壓保護(hù)電路輸出低電平，芯片系統(tǒng)正常工作。輸出級(jí)電路采用反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片由于電源波動(dòng)反復(fù)關(guān)斷。

1 傳統(tǒng)欠壓保護(hù)電路原理及架構(gòu)

傳統(tǒng)欠壓保護(hù)電路如圖1所示。其中，R。、R，和R2為采樣電阻。由電阻串聯(lián)分壓原理可知，電源采樣電壓V。大小為：

電源采樣電壓V。和帶隙基準(zhǔn)電壓VREr通過電壓比較器進(jìn)行比較，當(dāng)電源采樣電壓V。低于帶隙基準(zhǔn)電壓VREF時(shí)，欠壓保護(hù)輸出電壓UVLO_OUT輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷;當(dāng)電源采樣電壓V高于帶隙基準(zhǔn)電壓VREF時(shí)，欠壓保護(hù)輸出電壓UVLO_OUT輸出低電平，芯片系統(tǒng)重新正常工作。欠壓保護(hù)電路輸出級(jí)采用施密特觸發(fā)器和反饋控制電路產(chǎn)生遲滯電壓，可以避免芯片系統(tǒng)由于電源波動(dòng)反復(fù)關(guān)斷。

雖然傳統(tǒng)欠壓保護(hù)電路架構(gòu)成熟、原理簡(jiǎn)單，但是由于傳統(tǒng)欠壓保護(hù)電路額外需要帶隙基準(zhǔn)模塊，電路功耗較大。同時(shí)需要電壓比較器對(duì)電源采集電壓和帶隙基準(zhǔn)電壓比較，電路較為復(fù)雜。

2 新型欠壓保護(hù)電路原理及架構(gòu)

本文所提的新型欠壓保護(hù)電路如圖2所示。電路共分為啟動(dòng)與偏置電路、基準(zhǔn)自偏置電路、欠壓保護(hù)核心電路和反饋控制電路四部分。各部分電路工作原理如下：

2.1 啟動(dòng)與偏置電路

啟動(dòng)電路由晶體管M1～M3和偏置電流Ibias組成。當(dāng)系統(tǒng)供電模塊提供偏置電流lbias為2μA時(shí)，欠壓保護(hù)電路正常啟動(dòng)。M1～M3管構(gòu)成的電流鏡結(jié)構(gòu)可以對(duì)偏置電流Ibia進(jìn)行復(fù)制，通過調(diào)節(jié)各管子的寬長(zhǎng)比可以調(diào)節(jié)電流的大小。啟動(dòng)電路為欠壓保護(hù)電路，其他模塊提供合適的偏置電流。

2.2 基準(zhǔn)自偏置電路

基準(zhǔn)自偏置電路由Q1、Q2和R1組成。其中Q1和Q2是發(fā)射結(jié)面積之比為1：8的NPN晶體管。由半導(dǎo)體物理知識(shí)可得：

因此，流過電阻R1的電流lp1大小為：

其中，ISS為晶體管發(fā)射結(jié)的飽和電流，其大小正比于發(fā)射結(jié)面積16。M4晶體管的漏極電壓為：

雙極型晶體管VBE的溫度特性可知，

因此選擇合適的電阻R1，就可以使Vo點(diǎn)的電壓為無溫度系數(shù)。

2.3 欠壓保護(hù)核心電路

欠壓保護(hù)電路由晶體管M4～M10、R2和R3組成。其中R2和R3構(gòu)成電源電壓采集電路。當(dāng)電源電壓VDD發(fā)生變化時(shí)，通過電源采樣電阻R2和R3采樣出與之成正比的電流lo，其大小為：

M7和M9構(gòu)成的電流鏡把l，復(fù)制到UVLO_OUT端。I與無溫度系數(shù)的電流lRn在UVLO_OUT端進(jìn)行比較。當(dāng)l。lpi時(shí)，欠壓保護(hù)輸出電壓UVLO_OUT為低電平。

2.4 反饋控制電路

反饋控制電路由R2、R3和M8組成。當(dāng)欠壓保護(hù)電壓UVLO_OUT輸出高電平時(shí)，M8管柵極為高電平導(dǎo)通，R3被短路。此時(shí)的電源采樣電流l。大小為I，=Vp

DD，/R，回差電流Nl大小為：

3 仿真結(jié)果及分析

本文提出的基于電源管理芯片新型欠壓保護(hù)電路采用UMC0.25umBCD工藝庫設(shè)計(jì)，利用HSPICE仿真軟件進(jìn)行仿真，仿真結(jié)果如下：

圖3為本文提出的新型欠壓保護(hù)電路的瞬態(tài)特性仿真曲線。從圖中可以看出，當(dāng)電源電壓VDD由小變大或由大變小過程中，當(dāng)VDD小于上升沿和下降沿的門門限電壓值時(shí)，UVLO_OUT輸出高電平，此時(shí)芯片系統(tǒng)部分模塊被關(guān)斷;當(dāng)VDD大于上升沿和下降沿的i門限電壓值時(shí)，UVLO_OUT輸出低電平，此時(shí)芯片正常工作。并且上升沿和下降沿的門門限電壓不一致，存在回差電壓。

圖4為本文提出的新型欠壓保護(hù)電路的回差電壓仿真曲線。從圖中可以看出，電源電壓上升沿的跳變門門限電壓為3.85 V，下降沿的跳變門限電壓為3.63 V，回差電壓Al為0.22 V?？梢杂行У谋苊庑酒到y(tǒng)由于電源電壓波動(dòng)而出現(xiàn)的反復(fù)關(guān)斷。

4 結(jié)論

本文提出了一種基于電源管理芯片的新型欠壓保護(hù)電路。采用無電壓比較器電路架構(gòu)，通過基準(zhǔn)自偏置電路產(chǎn)生的無溫度系數(shù)的電流與電源采樣電流進(jìn)行比較。當(dāng)電源電壓在上升沿或下降沿低于系統(tǒng)預(yù)設(shè)值時(shí)，欠壓保護(hù)電路輸出高電平，芯片系統(tǒng)部分模塊被關(guān)斷;當(dāng)電源電壓高于系統(tǒng)預(yù)設(shè)值時(shí)，欠壓保護(hù)電路輸出低電平，芯片系統(tǒng)重新正常工作。同時(shí)上升沿和下降沿的跳變門限電壓之間設(shè)有回差電壓，防止芯片系統(tǒng)由于電源波動(dòng)而反復(fù)關(guān)斷。本文設(shè)計(jì)的新型欠壓保護(hù)電路滿足電源管理芯片低溫漂、低功耗、高精度要求。

參考文獻(xiàn)：

[1]李艷麗，馮全源.一種低溫漂的欠壓保護(hù)電路設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2014（6）：30-32.

[2]王慧麗，馮全源.一種結(jié)構(gòu)簡(jiǎn)單的新型CMOS欠壓保護(hù)電路[J].電子器件，2017，40（3）：593-596.

[3]湛衍，姚遠(yuǎn)，黃武康.一種電機(jī)驅(qū)動(dòng)芯片的欠壓保護(hù)電路的設(shè)計(jì)[J].電子器件，2013，36（5）：709-711.

[4]王智鵬，楊虹.一款無電壓比較器的欠壓保護(hù)電路[J].電子世界，2012，13：51-52.

[5]王銳，唐婷婷.一種BiCMOS欠壓保護(hù)電路的設(shè)計(jì)[J].電子科技，2006，10：76-78.

[6]唐宇，馮全源.一種低溫漂低功耗帶隙基準(zhǔn)的設(shè)計(jì)[J].電子元件與材料，2014，33（2）：30-33.