武明康, 郭希錚, 李 誠, 唐一果

(北京交通大學 電氣工程學院, 北京 100044)

高速列車牽引傳動系統(tǒng)包括牽引傳動系統(tǒng)和輔助變流系統(tǒng)，前者通過牽引變流器控制牽引電機為列車提供牽引力或者制動力，后者為列車輔助負載(如列車制動系統(tǒng)、冷卻系統(tǒng)、照明等)提供電源。牽引控制單元(Traction Control Unit, TCU)和輔助控制單元(Auxiliary Control Unit, ACU)是高速列車牽引傳動系統(tǒng)的核心控制部件。在開發(fā)其控制策略與算法的過程中，硬件在回路(Hardware In the Loop, HIL)實時仿真通過實時仿真器模擬被控對象(牽引變流器、輔助變流器等)，與真實的控制器構(gòu)成閉環(huán)測試系統(tǒng)，以無試驗風險、高研發(fā)效率、低研發(fā)費用、能夠測試極限工況等優(yōu)勢被應用于大功率牽引傳動系統(tǒng)的研發(fā)過程[1-5]。

早期的實時仿真器大多用中央處理器(CPU)執(zhí)行模型求解任務，仿真步長通常為40～100 μs[6-7]。但是隨著電力電子器件開關(guān)頻率增加，“抖動問題”將對仿真結(jié)果產(chǎn)生較大影響[8]?；贑PU的實時仿真器難以進一步降低仿真步長，無法從根本上解決該問題[9]?；贔PGA(Field Programmable Gate Array)實時仿真器利用FPGA并行計算的優(yōu)勢，使仿真步長可以達到1 μs甚至幾十納秒，從根本上解決電力電子系統(tǒng)實時仿真的“抖動問題”，提高仿真精度[10-12]。但是隨著仿真對象的規(guī)模日益龐大，單個FPGA實時仿真器難以解決有限的硬件資源與仿真步長之間的矛盾問題。多實時仿真器聯(lián)合仿真成為復雜電力電子系統(tǒng)實時仿真的趨勢。

目前國內(nèi)牽引傳動系統(tǒng)的單實時仿真器應用案例較多，但還沒有關(guān)于多仿真器、多步長的相關(guān)研究。文獻[2]以牽引逆變器-異步電機單元為研究對象，建立基于dSPACE(德國dSPACE公司開發(fā)的實時仿真器)系統(tǒng)的HIL模型，模型較為簡單，僅能測試牽引電機的工況，無法測試整車牽引系統(tǒng)的各個部件相互作用和影響。文獻[5]以交直交牽引系統(tǒng)為研究對象，建立基于RT-LAB實時仿真器HIL模型，不涉及輔助變流器部分的建模與實現(xiàn)，也沒有針對多仿真器系統(tǒng)的相關(guān)論述。文獻[13]實現(xiàn)三電平牽引逆變器-牽引電機單元的HIL實時仿真，使用兩套dSPACE仿真器分別建立網(wǎng)側(cè)和電機側(cè)模型，實現(xiàn)仿真步長60 μs的基于CPU的實時仿真。但并沒有關(guān)于多仿真器系統(tǒng)如何構(gòu)成、CPU+FPGA架構(gòu)下多步長仿真如何實現(xiàn)的論述。

牽引變流器和輔助變流器含有大量電力電子開關(guān)器件，對其準確的建模是工作的難點。在電力電子開關(guān)器件數(shù)量較少時，把它們等效為理想開關(guān)是一種常見的做法。當開關(guān)器件較多，這種做法在模型求解時需要實時計算逆矩陣，導致計算量過大，不適合FPGA求解[14-16]。考慮到開關(guān)器件的寄生參數(shù)特性，Hui等[17]學者提出ADC(Associate Discrete Circuit)建模，不需要實時求解逆矩陣，在實時仿真系統(tǒng)中具有較好的應用前景[18-21]。

本文以高速列車牽引傳動系統(tǒng)為研究對象，使用ADC建模法建立牽引變流器和輔助變流器的數(shù)學模型；通過合理地分割系統(tǒng)模型，降低系統(tǒng)矩陣維數(shù)；搭建基于Gigalink通信網(wǎng)絡(luò)的dSPACE多仿真器實時仿真系統(tǒng)，詳細闡述多仿真器、多步長下基于dSPACE的CPU+FPGA硬件在回路實時仿真系統(tǒng)的實現(xiàn)過程，完成整車級的HIL實時仿真，測試牽引傳動系統(tǒng)各種工況下的控制性能，縮短TCU/ACU的控制算法開發(fā)周期。

1 基于多仿真器的牽引傳動系統(tǒng)構(gòu)成

1.1 高速列車牽引傳動系統(tǒng)拓撲結(jié)構(gòu)

本文研究的高速列車牽引傳動系統(tǒng)結(jié)構(gòu)[22]見圖1，受電弓從單相交流電網(wǎng)(25 kV AC)取電，經(jīng)過工頻牽引變壓器降壓之后(1.77 kV AC)，由雙重四象限PWM整流器整流，經(jīng)過中間直流環(huán)節(jié)后接兩臺牽引逆變器-牽引電機單元。輔助變流器以四象限整流器的高壓直流輸出(3.6 kV DC)為輸入，通過兩個串聯(lián)的半橋零電流(HB-ZCS) DC-DC降壓電路降壓(600 V DC)，后接輔助逆變器產(chǎn)生三相交流電壓(380 V AC)，為輔助系統(tǒng)負載供電。

圖1 牽引傳動系統(tǒng)功率電路

1.2 模型的劃分

硬件在回路仿真系統(tǒng)包括牽引、輔助供電系統(tǒng)，分別由實車的TCU和ACU進行控制。同時為了模擬真實環(huán)境，還需要設(shè)置TCU/ACU的上電啟動邏輯和弓網(wǎng)側(cè)電壓等模型。因此，整個系統(tǒng)的模型十分龐大，無法由單處理器實現(xiàn)多仿真步長、大量數(shù)據(jù)接口。

因此，整體的模型需要被合理地劃分，使各個子模型分布在相應的CPU中并行執(zhí)行，充分利用硬件資源以達到更高的計算性能。為了實現(xiàn)更高效的多處理器實時仿真，模型的劃分可以參考以下準則：

(1) 盡可能減少處理器之間的通信。

(2) 具有強耦合的部分不宜拆分。

(3) 盡可能把計算任務平均分配到各個處理器。

(4) 處理器之間的通信方式可以選擇異步回轉(zhuǎn)緩存協(xié)議(Unsynchronized Swinging Buffer Protocol)以進一步降低可能的等待時間。

綜合考慮系統(tǒng)各個部分的固有屬性和功能設(shè)定，以及相應的控制器接口特點，將整個系統(tǒng)模型劃分為三個子系統(tǒng)模型：牽引變流器模型、輔助變流器模型、弓網(wǎng)系統(tǒng)和上電啟動邏輯系統(tǒng)模型，見圖2。三個子系統(tǒng)分別由三個CPU核心完成任務，子系統(tǒng)之間的模擬信號傳遞僅為牽引變壓器二次側(cè)電壓電流(er1,er2,ir1,ir2)信號，輔助變流器高壓直流側(cè)電壓電流(udc2,idc2)信號。

圖2 系統(tǒng)模型劃分

1.3 多仿真器系統(tǒng)的構(gòu)成

dSPACE實時仿真器具有高速的計算性能、豐富的I/O接口、模塊化的硬件構(gòu)成等特點，多仿真器系統(tǒng)的構(gòu)建可以在單仿真器系統(tǒng)的基礎(chǔ)上快速地完成。DS1006板卡是單仿真器系統(tǒng)的核心板卡和拓撲網(wǎng)絡(luò)的關(guān)鍵節(jié)點，一方面通過工業(yè)標準結(jié)構(gòu)(Industry Standard Architecture, ISA)總線與工作站連接，在工作站上完成模型下載和實時監(jiān)控；另一方面通過高速外設(shè)總線(Peripheral High Speed, PHS)連接各種不同功能的I/O板卡，32位I/O總線最大傳輸速率20 MB/s，根據(jù)本文HIL仿真需求配置相應板卡見表1。

表1 dSPACE實時仿真系統(tǒng)板卡

仿真器Ⅰ和仿真器Ⅱ組成的多仿真器系統(tǒng)見圖3。仿真器Ⅰ以DS1006板卡為核心，通過PHS總線掛載4塊I/O板卡，模型求解的任務主要由DS1006和DS5203板卡完成，4塊I/O板卡與TCU/ACU通過信號調(diào)理箱(圖中未畫出)連接，同時也可以在示波器上觀測相應的電平信號，與工作站監(jiān)測的信號互為對照。仿真器Ⅱ的構(gòu)建與仿真器Ⅰ類似。

圖3 dSPACE多仿真器系統(tǒng)硬件拓撲連方式

單仿真器系統(tǒng)的DS1006板卡搭載一顆AMD四核CPU，CPU的每個核心都可以獨立運行仿真任務，核心之間通過內(nèi)部Gigalink連接，采用局部存儲器實現(xiàn)通信，完成多核并行仿真任務。

多個單仿真器系統(tǒng)通過DS1006板卡的DS911 Gigalink 模塊與外部通信，由光纖線纜作為通信媒介。這種連接為外部Gigalink連接。

所有的板卡和相應的連接方式，都可以在工作站注冊后識別，在Matlab/Simulink中方便地調(diào)用所有板卡的對應模塊。例如處理器核心之間的通信在軟件層面由dSPACE公司提供的IPC (Interprocessor Communication,IPC)模塊設(shè)置(包含在Simulink的RTI庫中)，為CPU之間的通信設(shè)置提供友好的人機窗口。

1.4 多步長仿真系統(tǒng)

高速列車牽引系統(tǒng)是電氣和機械系統(tǒng)的綜合體，不同部件的時間常數(shù)差別很大。例如牽引變壓器模型、電機的運動方程模型、繼電器邏輯模型等，其時間常數(shù)在毫秒級，微秒級的仿真步長即可滿足精度要求，完全可以交由CPU運行仿真。綜合考慮計算任務復雜程度、多仿真器之間通信延時等因素，設(shè)置仿真步長h1為60 μs。而部分電力電子變流器模型的時間常數(shù)在微秒級，由CPU執(zhí)行仿真無法滿足精度要求，因此由FPGA執(zhí)行小步長的仿真任務更加合適，設(shè)置仿真步長h2為10 ns，見圖4。

圖4 多步長仿真系統(tǒng)

在仿真器Ⅰ中，DS1006負責牽引電機的運動方程模型和工頻變壓器模型，DS5203負責四象限整流器、牽引逆變器和異步電機電磁方程模型；在仿真器Ⅱ中，DS1006負責輔助風機的運動方程和其他輔助系統(tǒng)負載模型，DS5203負責半橋降壓DC-DC斬波器模型和輔助逆變器模型。DS1006和DS5203之間的模型通過dSPACE提供的實時仿真接口(Real Time Interface, RTI)完成軟件層面的連接。整個實時仿真模型建立在多仿真器、多仿真步長的模式下，依據(jù)各部件的固有特點充分利用硬件資源，達到最優(yōu)的仿真性能。

2 牽引傳動系統(tǒng)實時仿真數(shù)學模型建模

牽引傳動系統(tǒng)由變壓器、電機、電力電子變流器等不同類型的電氣設(shè)備組成，具有非線性、強耦合、高頻化等特點，建模時需要以控制器算法開發(fā)、調(diào)試為導向，合理地建立相應的數(shù)學模型，盡可能真實地還原受控對象的電磁特性。限于篇幅，本文僅以輔助變流器為例，介紹時域下的數(shù)學模型。其他部分也可以通過同樣的方法建模，不再贅述。

考慮到電力電子開關(guān)器件的寄生參數(shù)，開關(guān)在導通時等效為一個小電感L，在關(guān)斷時等效為一個小電容C與一個阻尼電阻R的串聯(lián)支路。必須說明的是，L/C等效后的開關(guān)模型可以選擇不同的離散化方法離散該連續(xù)系統(tǒng)，所對應的等效導納和注入電流源公式也不同。綜合考慮，后向歐拉法的數(shù)值穩(wěn)定性、收斂性、計算量等方面比前向歐拉法、梯形法等更高階的數(shù)值算法更優(yōu)，在小步長的條件下高階算法的精度優(yōu)勢不明顯[23]，因此選擇后向歐拉法離散化L/C等效開關(guān)模型，見圖5。圖5中,Vs為開關(guān)電壓；js為等效電流源；is為開關(guān)電流，Gs為等效導納；h為仿真步長；n為迭代計算步數(shù)。

圖5 等效開關(guān)模型

為保證系統(tǒng)矩陣H為常數(shù)矩陣，則需要保證不同開關(guān)狀態(tài)下等效導納相等，需滿足

Gs=(R+h/C)-1=h/L

(1)

通過MNA(Modified Nodal Approach)獲得系統(tǒng)矩陣為

Hxn+1=bn+1

(2)

式中：H是常數(shù)系統(tǒng)矩陣；x是節(jié)點電壓和支路電流向量；b是電源輸入向量，包括電壓源和電流源。

電流源js包含在向量b中作為系統(tǒng)的輸入，其數(shù)值大小與該開關(guān)的導通狀態(tài)有關(guān)

(3)

輔助變流器作為前級四象限整流器的負載，通過半橋逆變器、中頻變壓器(4 kHz)、二極管整流橋、軟開關(guān)諧振支路、LC濾波器實現(xiàn)降壓。實車的輔助變流器為了降低開關(guān)器件的應力，采用輸入串聯(lián)、輸出串聯(lián)的方式，由兩組DC-DC電路組成，如圖1輔助變流器部分所示。在建模階段，可拆分為單組DC-DC電路模型，見圖6。經(jīng)過DC-DC降壓之后，三相輔助逆變器與三相LC濾波器構(gòu)成三相四線制供電方式，為輔助系統(tǒng)負載提供電源。

圖6中輔助變流器共有13個開關(guān)，再加上電感、電容等儲能器件，導致系統(tǒng)矩陣維數(shù)達到23。若再考慮輔助系統(tǒng)負載模型，矩陣維數(shù)將會進一步增加，不利于模型在FPGA中實現(xiàn)。因此，本文采用輸入-輸出方法將輔助變流器模型分為5個子系統(tǒng)，見圖7，每級子系統(tǒng)之間互為輸入-輸出關(guān)系，子系統(tǒng)1為半橋逆變模型，其輸出電壓為后級子系統(tǒng)2的輸入電壓；子系統(tǒng)2的輸入電流為前級子系統(tǒng)1的輸出電流。前級向后級傳遞電壓信號，后級向前級反饋電流信號。

中頻變壓器以理想變壓器為模型，m為變比，一次側(cè)和二次側(cè)電壓電流關(guān)系為

(4)

式中：u2sec為變壓器副邊電壓；u1pri為變壓器原邊電壓；i1pri為變壓器原邊電流；i2sec為變壓器副邊電流。upq、ipq、jpq(p=1,2，…,q=1,2，…,)均表示相應節(jié)點電壓和支路電流變量。

再用ADC方法分別建立各個子系統(tǒng)的離散化電路，見圖8,可以通過MNA方法得出4個子系統(tǒng)的數(shù)學模型見式(5)～式(8)。

圖6 輔助變流器電路拓撲

圖7 輔助變流器子系統(tǒng)劃分原理

圖8 輔助變流器ADC開關(guān)等效模型

以Matlab/Simulink的SimpowerSystem(SPS)仿真作為對照，與離線仿真的結(jié)果對比。仿真參數(shù)見表2。

表2 輔助變流器參數(shù)

輸出電壓見圖9(a)，占空比固定為0.274。在t=0 s到t=0.007 s的暫態(tài)過程中，相對誤差較大，在電路到達穩(wěn)態(tài)后，輸出電壓的相對誤差小于0.01。在電路暫態(tài)過程中，電壓電流變化劇烈，開關(guān)等效L/C沒有達到穩(wěn)態(tài)就進入下一個暫態(tài)，導致開關(guān)電壓電流振蕩較大，引起誤差較大。在電路穩(wěn)態(tài)時，等效L/C經(jīng)過短暫的暫態(tài)過程后很快達到穩(wěn)態(tài)，即L等效為短路，C等效為開路，使仿真誤差很小，此時的誤差主要來源于定點運算的截斷誤差和量化誤差。圖9(b)所示變壓器的二次側(cè)電流在S+或者S-開通時產(chǎn)生震蕩，在穩(wěn)態(tài)時誤差很小，印證上述分析。通過選取合適的參數(shù)Gs，電流就會很快到達穩(wěn)態(tài)，本文Gs選為0.1。

(5)

(6)

(7)

(8)

式(5)～式(8)中所有G為圖6、圖7中相應電感、電容、電阻的等效導納；u為元件的兩端電壓；r為電阻；Udc為電源電壓。

圖9 輸出電壓vout、二次側(cè)電流i2sec和相對誤差

3 數(shù)學模型的實現(xiàn)

文中的數(shù)學模型可以在MATLAB/Simulink中進行浮點運算，但浮點數(shù)據(jù)的計算耗費資源較多，尤其在FPGA中執(zhí)行計算任務時，有限的片上資源是必須考慮的問題。在計算量較大時，通常需要在片上資源、數(shù)據(jù)精度、計算時間等方面做出平衡。

定點計算在數(shù)值精度方面略低于浮點計算，但可以顯著地加快任務執(zhí)行速度，并且降低硬件資源的消耗。只要選擇合適的數(shù)據(jù)精度，定點計算也能得到理想的計算結(jié)果。因此本文選擇定點計算。數(shù)據(jù)精度的選擇分為以下3步：

Step1定義基準電壓Vbase和基準電流Ibase，使系統(tǒng)參數(shù)標幺化。

Step2根據(jù)所有系統(tǒng)參數(shù)和系統(tǒng)變量的數(shù)據(jù)位數(shù)，選擇合適的整數(shù)位和小數(shù)位。

Step3在FPGA中實現(xiàn)模型。

本文選擇定點數(shù)據(jù)精度為40Q35，即35位小數(shù)精度，4位整數(shù)精度，1位符號位。兩塊基于Xilinx Virtex-5 FPGA的DS5203板卡分別實現(xiàn)牽引系統(tǒng)和輔助變流系統(tǒng)的數(shù)值解算工作。

基于FPGA的數(shù)字信號處理系統(tǒng)具有并行計算的優(yōu)勢，在滿足FPGA時序約束的條件下，計算任務量的增加對應著所需FPGA內(nèi)部資源的增加，但每一步計算所需時間基本不會變化，經(jīng)過算法的優(yōu)化，可以盡可能地提高計算的并行度，充分利用已有的FPGA片上資源，如片上RAM單元、DSP單元，使系統(tǒng)的整體性能達到最優(yōu)。數(shù)學模型在FPGA和CPU中的實現(xiàn)，見圖10。每個子系統(tǒng)向后傳遞電壓信號，向前反饋電流信號。

圖10 模型的實現(xiàn)

4 硬件在回路仿真實驗結(jié)果

高速列車牽引傳動系統(tǒng)硬件在回路仿真實驗平臺由信號調(diào)理板、TCU/ACU和dSPACE三大部分組成。信號調(diào)理板作為TCU/ACU和dSPACE的通信接口，實現(xiàn)控制器(TCU/ACU)和仿真器(dSPACE)的實時數(shù)據(jù)交換。dSPACE仿真器通過ISA總線與工作站通信，開發(fā)人員在工作站通過相應的配套軟件完成模型搭建、編譯、下載、管理、調(diào)試、監(jiān)控等一系列工作。三大部分組成了高度集成化和自動化的高速列車牽引傳動系統(tǒng)硬件在回路仿真平臺，可以在改平臺上進行各種工況測試和試驗。牽引傳動系統(tǒng)參數(shù)見表3。

表3 牽引傳動系統(tǒng)功率電路參數(shù)

圖11 四象限整流器波形

四象限整流器的空載啟動波形和半載突增至滿載波形見圖11。整流器采用軟啟動方式，減小啟動時的沖擊電流，抑制電壓超調(diào)量；由半載突增至滿載時，電壓跌落至3 300 V，調(diào)節(jié)時間小于40 ms。

圖12 牽引傳動系統(tǒng)HIL實驗波形

圖13 輔助變流器HIL實驗波形

牽引電機定子頻率在10、42 Hz時閉環(huán)實時仿真波形見圖12，分別為電機A相電壓、電流波形，完成牽引電機的調(diào)速測試。

輔助變流器諧振電容Ca充放電波形見圖13(a)。電容Ca在輔助開關(guān)Sa開通時刻充電，關(guān)斷之后放電，與理論分析結(jié)果一致。輔助變流器投切負載的輸出電壓電流波形見圖13(b)，經(jīng)過ACU閉環(huán)控制，使輔助變流器的輸出電壓和電流具有較好的穩(wěn)態(tài)性能和動態(tài)響應，達到理想的實驗效果。

5 結(jié)論

(1) 對于復雜被控對象的硬件在回路實時仿真，可以采用多仿真器協(xié)同、多步長配合的方式實現(xiàn)，達到對控制器在各種工況條件下進行系統(tǒng)級性能測試的試驗目的。

(2) 在dSPACE實時仿真器提供的硬件、軟件資源基礎(chǔ)上，開發(fā)人員可以根據(jù)需要對被控系統(tǒng)的模型進行合理的分割，根據(jù)系統(tǒng)各部分的時間常數(shù)選擇合適的仿真步長，再配置仿真器各子系統(tǒng)的通信接口以及與控制器的接口，就能夠?qū)崿F(xiàn)復雜系統(tǒng)的多仿真器、多仿真步長的硬件在回路實時仿真。這種測試方法不受現(xiàn)場試驗條件的制約，可以提高測試控制器的質(zhì)量和效率。

(3) ADC建模法可以獲得定常參數(shù)的系統(tǒng)矩陣，在通過FPGA實現(xiàn)納秒級實時仿真時可以大大節(jié)省FPGA的片上資源，同時也能保證必需的仿真精度，為實現(xiàn)系統(tǒng)級實時仿真提供有利條件。