阮劍劍 魏聰 陳鋮穎

摘 ?要： 針對麥克風(fēng)應(yīng)用，設(shè)計一種全集成、高精度的可編程放大器電路。該電路采用電容增益以及高通濾波器的設(shè)計方法，無須片外去耦合電容，實現(xiàn)可編程增益放大器的單片集成?？删幊淘鲆娣糯笃麟娐凡捎肧MIC 0.13 ?m 1P8M CMOS工藝實現(xiàn)。完成后仿真結(jié)果表明，在電源電壓1 V，增益18 dB，輸入信號頻率2 kHz，峰峰值50 mV時，可編程增益放大器動態(tài)范圍達到73 dB，總諧波失真64 dB，整體功耗206 ?W，滿足麥克風(fēng)全集成、高精度的應(yīng)用需求。

關(guān)鍵詞： 麥克風(fēng); 全集成; 高精度放大器; 可編程增益放大器; 晶體管; 數(shù)字信號處理

中圖分類號： TN433?34 ? ? ? ? ? ? ? ? ? ? ? ? ?文獻標(biāo)識碼： A ? ? ? ? ? ? ? ? ? ? ? ? 文章編號： 1004?373X（2019）13?0173?04

Design of a fully?integrated programmable gain amplifier for microphone

RUAN Jianjian1， 2， WEI Cong1， CHEN Chengying1， 2

（1. School of Opto?electronic and Communication Engineering， Xiamen University of Technology， Xiamen 361024， China;

2. Fujian Key Laboratory of Optoelectronic Technology and Devices， Xiamen 361024， China）

Abstract： A fully?integrated， high?resolution programmable gain amplifier （PGA） circuit is presented for microphone application. The circuit adopts capacitor?gain and high?pass filter design method， and does not need the external input?decoupling capacitors， which can realize the monolithic integration of PGA. The PGA circuit is implemented with SMIC 0.13 ?m 1P8M CMOS process. The simulation results show that the power supply is 1 V， the gain is 18 dB， the input frequency is 2 kHz， the peak?to?peak value is 50 mV， the dynamic range （DR） of PGA is 73 dB， the total harmonic distortion （THD） is 64 dB， and the total power is 206 ?W， which can meet the full integration and high resolution application requirements of microphone.

Keywords： microphone; full integration; high?precision amplifier; programmable gain amplifier; transistor; digital signal processing

0 ?引 ?言

在移動通信電子設(shè)備中，電路規(guī)模和芯片面積是設(shè)計中需要重要考慮的因素。在手機系統(tǒng)中，降低主板上各芯片的有效面積，不但意味著所需成本的降低，也意味著在同樣面積的印刷電路板中可以添加更多的芯片，豐富系統(tǒng)功能。在傳統(tǒng)的手機主板中，以電阻、電容和電感為代表的無源表貼器件以直接焊接的形式占據(jù)了大量的系統(tǒng)面積。近年來，歸功于SIP（System In a Package）系統(tǒng)級封裝技術(shù)，工程師可以將這些無源器件與芯片封裝在一個管殼內(nèi)[1?2]。然而在麥克風(fēng)至模擬前端放大器的通路中，往往需要較大的去耦合電容，而這些大容值的電容由于面積過大，很難實現(xiàn)SIP封裝。

一個典型的麥克風(fēng)至可編程放大器需要利用片外去耦合電容消除麥克風(fēng)中的直流分量[3?5]。去耦合電容的容值范圍一般在幾百納法至幾個微法之間，無法集成在片內(nèi)。文獻[6]介紹了一種無需去耦合電容的電流模可編程放大器電路，但受限于電路結(jié)構(gòu)，無法實現(xiàn)70 dB以上的動態(tài)范圍。

本文采用高通濾波器設(shè)計思路，完成一款將去耦合電容集成于片內(nèi)的全集成麥克風(fēng)可編程增益放大器電路。該電路采用低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO）提供穩(wěn)定的1 V電源，在數(shù)字信號處理電路寫入增益控制工作模式下可實現(xiàn)步長1.5 dB，總共20 dB的增益可調(diào)。同時在設(shè)計時進行了電路功耗優(yōu)化，實現(xiàn)了大動態(tài)范圍、高精度的信號輸出。

1 ?可編程增益放大器電路概述

典型的麥克風(fēng)信號模擬處理通路包括可編程增益放大器、抗混疊濾波器、開關(guān)電容Sigma Delta調(diào)制器以及數(shù)字濾波器。作為麥克風(fēng)信號處理的第一級，可編程放大器一般需要提供0～20 dB的增益可調(diào)，更多的增益則可以在后續(xù)的數(shù)字信號處理電路中完成[7?9]。為了滿足麥克風(fēng)高品質(zhì)輸出的應(yīng)用需求，可編程增益放大器的輸出信號應(yīng)該具有60 dB以上的動態(tài)范圍（DR）和總諧波失真（THD）性能，設(shè)計的可編程增益放大器電路框圖如圖1所示。

圖1 ?可編程增益放大器電路框圖

考慮到片上電容占據(jù)大量面積，本文設(shè)計在0 dB增益時，[C1]的電容值設(shè)為30 pF。由于人耳接收聲音的最低頻率范圍在20 Hz以上，因此可以通過選擇時鐘頻率clk和[C2B]的多種組合進行配置，這里取時鐘頻率[fclk=]140 kHz，[C2B]=20 fF，使得高通截止頻率約為15 Hz，留出一定的頻帶裕度。帶隙基準(zhǔn)源在為LDO提供0.4 V參考電壓的同時，也為跨導(dǎo)放大器提供兩路2 μA的電流偏置以及0.5 V的共模反饋電壓;LDO由片外提供1.4 V電源，并輸入Bandgap的參考電壓，為緩沖器、跨導(dǎo)放大器提供穩(wěn)定的1 V電源電壓。

2 ?模塊電路設(shè)計

如圖1所示，由開關(guān)SW1，SW2，…，[SWN]控制的電容[CX1，CX2，…，CXN]與電容[C2A]平行連接，實現(xiàn)1.5 dB的增益可調(diào)。為了驅(qū)動后級的Sigma Delta調(diào)制器，并實現(xiàn)較大的輸出擺幅，本文設(shè)計了一款低壓兩級密勒補償?shù)腃lass?AB跨導(dǎo)放大器作為可編程放大器的核心[10]，其電路如圖2所示。

圖2 ?整體跨導(dǎo)放大器電路

圖2中，第一級放大器的負載晶體管被拆分為兩對晶體管NM1a，NM2a和NM1b，NM2b。NM1a，NM2a被偏置在一個固定的電壓值，而NM1b，NM2b由共模反饋電路進行驅(qū)動。這種方式的最大優(yōu)勢在于有效降低了共模反饋放大器電路的輸出負載電容，有利于提高跨導(dǎo)放大器的相位裕度、穩(wěn)定頻率特性。PM3/NM3，PM5/NM5和PM4/ NM4，PM6/NM6組成的Class?AB輸出級優(yōu)化了輸出靜態(tài)電流，同時實現(xiàn)了較大擺幅的輸出電壓。

為了優(yōu)化跨導(dǎo)放大器的噪聲性能，選擇PM1和PM2作為跨導(dǎo)放大器的輸入級。根據(jù)噪聲理論[11]，跨導(dǎo)放大器的等效輸入噪聲為：

可編程增益放大器中的帶隙基準(zhǔn)源電路如圖3所示，主要包括電壓偏置電路、主電路和上電啟動電路三部分。當(dāng)電源為零時，PMOS晶體管PM9柵極電壓為零，PM9開啟;隨著電源電壓升高，從電源到跨導(dǎo)放大器輸入端形成一條電流通路，此時跨導(dǎo)放大器開始工作，同時該導(dǎo)通通路也對NMOS電容NM1進行充電;當(dāng)電源電壓繼續(xù)升高，PMOS晶體管PM8逐漸開啟，形成一條PM8到電阻[R5]的電流通路，當(dāng)PM9的柵極電壓持續(xù)升高，滿足過驅(qū)動電壓絕對值大于漏源電壓絕對值的條件時，PM9關(guān)斷。此時MOS電容充電過程結(jié)束，MOS電容上的電壓可以維持跨導(dǎo)放大器的輸入直流偏置電壓，帶隙基準(zhǔn)源進入穩(wěn)定工作狀態(tài)。

圖3 ?帶隙基準(zhǔn)源電路

本文設(shè)計的LDO電路采用傳統(tǒng)的兩級誤差放大器電路結(jié)構(gòu)[12?14]，同時加入密勒補償電容穩(wěn)定電路頻率特性。LDO輸出晶體管的寬長比設(shè)計為600 ?m/300 nm的大尺寸，增強了輸出級的電流驅(qū)動能力。

3 ?電路后仿真結(jié)果

可編程增益放大電路基于SMIC 0.13 ?m 1P8M CMOS工藝設(shè)計實現(xiàn)，整體電路版圖如圖4所示，所占面積為0.935 mm2 （0.85 mm×1.1 mm）。

完成版圖后，首先進行頻率響應(yīng)特性仿真，仿真結(jié)果如圖5所示，可見在0 dB增益時，高通截止頻率為14.86 Hz，符合設(shè)計要求。

在不同的輸入信號幅度下，對輸出信號精度進行仿真，在輸入信號頻率為2 kHz，峰峰值幅度為50 mV，增益為18 dB時，輸出信號動態(tài)范圍為73 dB，總諧波失真為64 dB，輸出信號的頻譜如圖6所示，可見在1 V電源供電時，PGA電路仍保持了較高精度的信號輸出。

圖4 ?可編程增益放大電路版圖

圖5 ?可編程增益放大電路頻率響應(yīng)

圖6 ?輸出信號頻譜

表1 ?可編程增益放大電路性能總結(jié)

表2 ?可編程增益放大電路性能比較

4 ?結(jié) ?語

本文設(shè)計一款無片外去耦合電容的全集成麥克風(fēng)可編程增益放大電路。該電路在DSP控制下可實現(xiàn)1.5 dB線性步長，總范圍20 dB的增益可調(diào)?？删幊淘鲆娣糯笃鞑捎肧MIC 0.13 ?m 1P8M CMOS工藝實現(xiàn)，后仿真結(jié)果表明，在電源電壓1 V時，高通截止頻率約為15 Hz;在輸入信號頻率2 kHz，增益18 dB時，輸出最大動態(tài)范圍為73 dB，總諧波失真64 dB，總功耗為206 ?W。與參考文獻中的設(shè)計結(jié)果相比，在動態(tài)范圍、總諧波失真以及功耗等參數(shù)指標(biāo)上具有較大的可比性，總體性能相當(dāng)，滿足麥克風(fēng)信號處理的精度應(yīng)用需求。

參考文獻

[1] 李振亞，趙鈺.SIP封裝技術(shù)現(xiàn)狀與發(fā)展前景[J].電子與封裝，2009，9（2）：5?10.

LI Zhenya， ZHAO Yu. The status and future prospects of system?in?package technology [J]. Electronics & packaging， 2009， 9（2）： 5?10.

[2] 李悅.數(shù)字處理器SiP封裝工藝設(shè)計[J].電子工藝技術(shù)，2015（2）：86?88.

LI Yue. Technology design of system in package of digital processor module [J]. Electronics process technology， 2015（2）： 86?88.

[3] LI Fangyang， YANG Haigang， LIU Fei， et al. A current mode feed?forward gain control system for a 0.8 V CMOS hearing aid [J]. Journal of semiconductors， 2011， 32（6）： 126?131.

[4] DAI Lan， LIU Wenkai， LU Yan. A 410 μW， 70 dB SNR high performance analog front?end for portable audio application [J]. Journal of semiconductor （English edition）， 2014， 35（10）： 113?116

[5] MOHIELDIN A N， MEKKY R H， EMIRA A， et al. A 0.9 mW microphone uplink system in a 65 nm CMOS [C]// 2009 IEEE International Symposium on Circuits and Systems. Taipei， China： IEEE， 2009： 1149?1152.

[6] BAKER M W， SARPESHKAR R. A Low?power high?PSRR current microphone preamplifier [J]. IEEE journal of solid?state circuits， 2003， 38（10）： 1671?1678.

[7] MA Li， WANG Zhigong， XU Jian. A signal?summing programmable gain amplifier employing binary?weighted switching and constant?gm bias [J]. Journal of Southeast University， 2017， 33（2）： 134?139.

[8] CARRERA A， De La ROSA R， ALONSO A. ?Programmable gain amplifiers with DC suppression and low output offset for bioelectric sensors [J]. Sensors， 2013， 13（10）： 13123?13142.

[9] 趙亮.低功耗恒定帶寬可編程增益放大器的設(shè)計[J].現(xiàn)代電子技術(shù)，2015，38（12）：126?128.

ZHAO Liang. Design of programmable gain amplifier with low?power consumption and constant bandwidth [J]. Modern electronics technique， 2015， 38（12）： 126?128.

[10] ESCHAUZIER R G H， KERKLAAN L P T， HUIJSING J H， et al. A 100 MHz 100 dB operational amplifier with multipath nested miller compensation structure [J]. IEEE journal of solid?state circuits， 1992， 27（12）： 1709?1717.

[11] GRAY P R， MEYER R G. MOS operational amplifier design： a tutorial overview [J]. IEEE journal of solid?state circuits，1982， 17（6）： 969?982.

[12] SHEN Liangguo， YAN Zushu， WANG Zhao， et al. Analysis and design of a high?stability， high?accuracy， low?dropout voltage regulator [J]. Journal of semiconductor （English edition）， 2007， 28（12）： 1872?1877.

[13] Liu Zhiming， Fu Zhongqian， Huang Lu， et al. A 1.8 V LDO voltage regulator with foldback current limit and thermal protection [J]. Journal of semiconductor， 2009， 30（8）： 136?140.

[14] GAO Leisheng， ZHOU Yumei， WU Bin， et al. A full on?chip CMOS low?dropout voltage regulator with VCCS compensation [J]. Journal of semiconductor， 2010， 31（8）： 132?136.

[15] JAWED S， CATTIN D， GOTTARDI M， et al. A 828 ?W 1.8 V 80 dB dynamic range readout interface for a MEMS capacitive microphone [C]// 2008 European Solid?State Circuits Confe?rence. Edinburgh： IEEE， 2008： 442?445.

[16] JIANG X， SONG J， BROOKS T L， et al. A 10 mW stereo audio CODEC in 0.13 ?m CMOS [C]// 2010 IEEE International Solid?State Circuits Conference. San Francisco： IEEE， 2010： 82?83.