胡佳旺 李文杰 張貴福 楊玉彬

摘 ?要： 介紹頻率綜合器指標(biāo)要求，在比較頻率合成常用方法的基礎(chǔ)上描述一種具有三通道輸出的小步進(jìn)超寬帶頻率綜合器實(shí)現(xiàn)構(gòu)架，推導(dǎo)和分析關(guān)鍵設(shè)計(jì)參數(shù)表達(dá)式，計(jì)算理論性能指標(biāo)，給出各個(gè)通道的詳細(xì)實(shí)現(xiàn)方案。基于國(guó)產(chǎn)器件完成樣機(jī)設(shè)計(jì)和測(cè)試。測(cè)試結(jié)果表明該頻率綜合器具有超寬帶頻率輸出、低相位噪聲、低雜散、低諧波、細(xì)步進(jìn)輸出等特點(diǎn)，滿足指標(biāo)要求。

關(guān)鍵詞： 超寬帶頻率綜合器; 樣機(jī)設(shè)計(jì); 實(shí)現(xiàn)方案; 頻率合成方法; 指標(biāo)分析; 參數(shù)推導(dǎo)

中圖分類號(hào)： TN02?34 ? ? ? ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識(shí)碼： A ? ? ? ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2019）13?0152?04

Design and implementation of an UWB frequency synthesizer

HU Jiawang， LI Wenjie， ZHANG Guifu， YANG Yubin

（Institute of Electronic Engineering， China Academy of Engineering Physics， Mianyang 621900， China）

Abstract： The indicator requirements of the frequency synthesizer are introduced. On the basis of the common methods of frequency synthesis， the framework of a small stepping UWB frequency synthesizer with three output channels is described. The expressions of the key design parameters ?are deduced and analyzed， and theoretical performance index is calculated. The detail implementation scheme of each channel is given. The prototype design and test were completed， which relyed on the domestic devices. The test results show that the frequency synthesizer has UWB frequency output， low phase noise， low stray， low harmonic， small stepping output， etc， which meet the indicator requirement.

Keywords： UWB frequency synthesizer; prototype design; implementation scheme; frequency synthetic method; index analysis; parameter derivation

0 ?引 ?言

頻率綜合器在現(xiàn)代雷達(dá)、通信和導(dǎo)航等領(lǐng)域被廣泛應(yīng)用，是射頻與微波系統(tǒng)的關(guān)鍵部件，是影響電子系統(tǒng)性能的關(guān)鍵因素之一。低相位噪聲、低雜散、細(xì)步進(jìn)、高穩(wěn)定度、捷變頻已成為頻率合成器發(fā)展的主要趨勢(shì)。頻率合成的基本方法主要有：直接頻率合成、間接頻率合成、數(shù)字頻率合成三種。本文綜合采用以上三種基本方法實(shí)現(xiàn)了一款基于國(guó)產(chǎn)器件的超寬帶頻率綜合器。

1 ?指標(biāo)及總體方案

1.1 ?主要技術(shù)指標(biāo)

該頻率綜合器需要對(duì)外輸出三種跳頻信號(hào)，并具有外同步功能，其三種輸出信號(hào)的指標(biāo)要求如表1所示。

1.2 ?總體構(gòu)架

直接頻率合成通過(guò)對(duì)基準(zhǔn)頻率混頻、倍頻、分頻等運(yùn)算得到一系列頻點(diǎn)輸出，該方法主要用于產(chǎn)生固定數(shù)目較少的頻率輸出，其體積和功耗較大，輸出相位噪聲一般可接近理論極限值;間接頻率合成則是利用鎖相技術(shù)實(shí)現(xiàn)頻率合成，其輸出頻率寬頻點(diǎn)多，頻率步進(jìn)一般較直接合成小但比數(shù)字頻率合成大，其結(jié)構(gòu)簡(jiǎn)單，相噪較直接合成差;數(shù)字頻率合成輸出頻率分辨率最高，轉(zhuǎn)換時(shí)間快，適用于生成各種波形的信號(hào)，但其輸出頻率較低。

表1 ?指標(biāo)要求

基于以上三種合成基本方法，結(jié)合指標(biāo)要求，頻率合成器采用以下構(gòu)架實(shí)現(xiàn)：中控部分收到系統(tǒng)輸入串行頻率控制數(shù)據(jù)后，將各個(gè)通道放置到相應(yīng)的頻率。I通道采用間接合成鎖相技術(shù)輸出3～6 GHz頻率范圍的信號(hào)，再采用直接合成中的分頻方式實(shí)現(xiàn)2.1～6 GHz全頻率范圍信號(hào)覆蓋;Ⅱ通道采用數(shù)字頻率合成DDS做參考，通過(guò)鎖相由VCO輸出3～6 GHz信號(hào)，再分頻實(shí)現(xiàn)2.1～6 GHz頻率覆蓋和小步進(jìn)頻率要求;Ⅲ通道以50 MHz為參考，直接采用間接頻率合成的鎖相方式實(shí)現(xiàn)1～1.3 GHz頻率覆蓋。總體架構(gòu)框圖如圖1所示。

圖1 ?總體構(gòu)架框圖

2 ?設(shè)計(jì)實(shí)現(xiàn)及指標(biāo)分析

2.1 ?Ⅰ通道設(shè)計(jì)及指標(biāo)分析

I通道輸出為最小頻率步進(jìn)10 MHz，鑒相器選用成都振芯公司的產(chǎn)品[1]GMD4156。VCO選擇中電十三所超寬帶產(chǎn)品，輸出頻率為3～6 GHz，對(duì)應(yīng)調(diào)諧電壓1.5～18 V，故采用有源四階環(huán)路濾波器。

忽略環(huán)路濾波器噪聲，根據(jù)鎖相環(huán)相位模型[2?3]可得鎖相源輸出相位噪聲為：

圖2 ?Ⅰ通道實(shí)現(xiàn)簡(jiǎn)圖

支路一對(duì)VCO信號(hào)進(jìn)行二分頻，然后濾波放大，這樣鎖相環(huán)輸出4～6 GHz頻段時(shí)，Ⅰ通道可以獲得2.1～3 GHz頻段輸出，支路二和支路三采用分段濾波方式，獲得低諧波的4～6 GHz和3～4 GHz兩個(gè)頻段輸出。某一支路進(jìn)行工作時(shí)對(duì)其他支路的電源進(jìn)行相應(yīng)控制，既可以節(jié)約功耗又能控制其他支路產(chǎn)生不必要的雜散和諧波。輸出變換網(wǎng)絡(luò)中的器件全部采用國(guó)產(chǎn)器件。

2.2 ?Ⅱ通道設(shè)計(jì)及指標(biāo)分析

Ⅱ通道輸出頻率范圍與Ⅰ通道一致，但其輸出步進(jìn)有10 MHz大步進(jìn)要求也有10 Hz級(jí)別的小步進(jìn)要求，用單個(gè)鑒相器通過(guò)改變分頻比難以實(shí)現(xiàn)。因此，Ⅱ通道采用DDS輸出做參考，再通過(guò)鎖相環(huán)的倍頻作用實(shí)現(xiàn)。DDS芯片采用中電58所的JDDS9910[4]，該DDS芯片工作時(shí)鐘可達(dá)1 GHz，輸出最小分辨率為0.23 Hz，近端雜散可達(dá)-80 dBc以上。由于此處使用的是DDS做參考，其相噪較晶振差，為控制最終輸出信號(hào)相噪，滿足高鑒相頻率要求，減少控制線，此處采用低噪底的高鑒相頻率的HMC698直接置位鑒相器，該芯片歸一化噪底可達(dá)-233 dBc/Hz，鑒相頻率高達(dá)1 300 MHz。

根據(jù)DDS時(shí)鐘和頻率調(diào)節(jié)字位數(shù)，可得工作在1 GHz時(shí)鐘下JDDS9910輸出的頻率分辨率為：

Ⅱ通道輸出頻率范圍和諧波要求與Ⅰ通道一致，故VCO輸出后需級(jí)聯(lián)與Ⅰ通道一致的變換網(wǎng)絡(luò)，這里不再贅述。Ⅱ通道實(shí)現(xiàn)簡(jiǎn)圖如圖3所示。

圖3 ?Ⅱ通道實(shí)現(xiàn)簡(jiǎn)圖

由于鎖相環(huán)等效窄帶濾波器，因此此處只需關(guān)注DDS近端雜散。根據(jù)JDDS9910說(shuō)明書(shū)，該芯片輸出窄帶（輸出頻率±500 kHz）雜散典型值為-87 dBc，由它作參考，根據(jù)倍頻關(guān)系，計(jì)算鎖相環(huán)輸出雜散指標(biāo)在DDS雜散基礎(chǔ)上的惡化量為：

2.3 ?Ⅲ通道設(shè)計(jì)及指標(biāo)分析

根據(jù)指標(biāo)要求，Ⅲ通道功分兩路輸出1～1.3 GHz信號(hào)，步進(jìn)100 MHz，選擇成都振芯國(guó)產(chǎn)鑒相器芯片GMD4702A[7]，Ⅲ通道實(shí)現(xiàn)方案如圖4所示。

圖4 ?Ⅲ通道實(shí)現(xiàn)簡(jiǎn)圖

在VCO輸出端，兩路信號(hào)進(jìn)行衰減、放大、濾波處理。

2.4 ?電源及同步功能設(shè)計(jì)

頻率源要求電源紋波低，供電一般采用LDO以減小低頻紋波并需對(duì)開(kāi)關(guān)電源的頻率進(jìn)行合理設(shè)置。系統(tǒng)提供的15 V電源需要變換為24 V，12 V，5 V，1.8 V，3.3 V等電壓，主要采用LYM8025[8]及SW1764[9]等國(guó)產(chǎn)器件實(shí)現(xiàn)。同步功能采用圖5方案實(shí)現(xiàn)。外同步10 MHz信號(hào)經(jīng)檢波后與門(mén)限電壓比較并輸出控制信號(hào)，當(dāng)有外同步信號(hào)時(shí)，啟動(dòng)同步鎖相環(huán)，并關(guān)斷晶振電源;當(dāng)無(wú)外同步信號(hào)時(shí)，關(guān)斷同步鎖相環(huán)，打開(kāi)50 MHz恒溫晶振電源。該晶振選用中電13所頻率穩(wěn)定度為0.02 ppm的OXLN254系列產(chǎn)品。

圖5 ?外同步實(shí)現(xiàn)原理

3 ?測(cè)試結(jié)果

采用上述設(shè)計(jì)方案，基于國(guó)產(chǎn)器件完成該超寬帶頻率綜合器樣機(jī)，經(jīng)測(cè)試該頻綜輸出電性能信號(hào)指標(biāo)均達(dá)到或優(yōu)于指標(biāo)要求，指標(biāo)與計(jì)算結(jié)果一致性較好，其Ⅰ，Ⅱ，Ⅲ通道輸出相噪噪聲分別達(dá)到了-93 dBc/Hz@ 10 kHz，-95 dBc/Hz@10 kHz和-103 dBc/Hz@10 kHz。關(guān)鍵指標(biāo)測(cè)試結(jié)果如圖6所示。

圖6 ?關(guān)鍵指標(biāo)測(cè)試結(jié)果

4 ?結(jié) ?語(yǔ)

本文在分析基本頻率合成方法的基礎(chǔ)上綜合采用三種頻率合成方法，基于國(guó)產(chǎn)器件實(shí)現(xiàn)了一款超寬帶頻率綜合器，并對(duì)關(guān)鍵指標(biāo)進(jìn)行分析、推導(dǎo)和計(jì)算。樣機(jī)測(cè)試結(jié)果表明，該頻率綜合器具有超寬帶、細(xì)步進(jìn)、低相噪、低雜散、低諧波等特點(diǎn)，符合指標(biāo)要求。

參考文獻(xiàn)

[1] 成都振芯公司.振芯科技產(chǎn)品手冊(cè)[Z].成都：成都振芯科技，2017.

Chengdu Corpro technology Co.， Ltd. Corpro product manual[Z]. Chengdu： Chengdu Corpro technology Co.， Ltd， 2017.

[2] 白居憲.低噪聲頻率合成[M].西安：西安交通大學(xué)出版社，1995.

BAI Juxian. Low noise frequency synthesis[M]. Xian： Xian Jiaotong University Press， 1995.

[3] 方立軍，徐光爭(zhēng)，馬駿.低相噪數(shù)字鎖相間接頻率合成器的研究[J].現(xiàn)代雷達(dá)，2000（5）：77?82.

FANG Lijun， XU Guangzheng， MA Jun. Research on low phase noise digital phase?locked indirect frequency synthesizer[J]. Modern radar， 2000（5）： 77?82.

[4] 中電58所.JDDS9910說(shuō)明書(shū)[Z].無(wú)錫：中電58所，2017.

CETC 58. JDDS9910 product manual [Z]. Wuxi： CETC 58， 2017.

[5] 陳翹.寬帶頻率源的研制[D].南京：東南大學(xué)，2015.

CHEN Qiao. Development of a Broadband Frequency Source System [D]. Nanjing： Southeast University， 2015.

[6] 王家禮，孫璐.頻率合成技術(shù)[M].西安：西安電子科技大學(xué)出版社，2000.

WANG Jiali， SUN Lu. Frequency synthesis technology [M]. Xian： Xidian University Press， 2000.

[7] 成都振芯公司.GMD4702A數(shù)據(jù)手冊(cè)[Z].成都：成都振芯科技，2017.

Chengdu Corpro technology Co.， Ltd. GMD4702A datasheet [Z]. Chengdu： Chengdu Corpro technology Co.， Ltd ， 2017.

[8] 中電24所.集成電路產(chǎn)品手冊(cè)[Z].重慶：中電24所，2018.

CETC 24. Integrated circuit product mannual [Z]. Wuxi： CETC 24， 2017

[9] 濟(jì)南半導(dǎo)體元件實(shí)驗(yàn)所.厚膜混合集成電路及微電路模塊產(chǎn)品手冊(cè)[Z].濟(jì)南：濟(jì)南半導(dǎo)體元件實(shí)驗(yàn)所，2017.

Jinan semiconductor research institute. Thick film hybrid integrated circuit and micro circuit module product manual [Z]. Jinan： Jinan Semiconductor Research Institute， 2017.

[10] 中國(guó)電子科技集團(tuán)公司第十三研究所.集成晶體振蕩器產(chǎn)品手冊(cè)[Z].石家莊：中電13所，2017.

CETC 13. Integrated crystal oscillator product manual [Z]. Shijiazhuang： CETC 13，2017.

[11] 鄭繼禹，張厥盛，萬(wàn)心平，等.鎖相技術(shù)[M].西安：西安電子科技大學(xué)出版社，1994.

ZHENG Jiyu， ZHANG Juesheng， WANG Xinping， et al. Phase lock technology [M]. ?Xian：Xidian University Press， 1994.

[12] 鄧賢進(jìn)，李家胤，張健.C頻段頻率合成器設(shè)計(jì)[J].電訊技術(shù)，2006（3）：20?23.

DENG Xianjin， LI Jiayin， ZHANG Jian. Design of C?band frequency synthesizers [J]. Telecommunication engineering， 2006（3）： 20?23.

[13] VADIM Manassewitsch.頻率合成器原理與設(shè)計(jì)[M].3版.北京：電子工業(yè)出版社，2008.

VADIM Manassewitsch. Frequency synthesizers： theory and design（third edition） [M]. Beijing： Publishing House of Electronics Industry， 2008.