王志國(guó)　孟令軍　張皓威　張敏

摘要：為對(duì)"GA在低空環(huán)境下受高能粒子輻射而產(chǎn)生的單粒子翻轉(zhuǎn)（SEU）進(jìn)行失效統(tǒng)計(jì)，設(shè)計(jì)一種便攜式實(shí)時(shí)FPGA的SEU效應(yīng)測(cè)試系統(tǒng)。該系統(tǒng)采用FPGA作為主控模塊，以樹莓派作為上位機(jī)，通過(guò)長(zhǎng)距離低壓差分信號(hào)線遠(yuǎn)程連接到被測(cè)FPGA進(jìn)行測(cè)試。上位機(jī)接收測(cè)試結(jié)果存儲(chǔ)至SD卡，并實(shí)時(shí)顯示到車載顯示器，以供測(cè)試人員即時(shí)了解測(cè)試情況。經(jīng)過(guò)在青藏高原實(shí)地測(cè)試，獲得大量的現(xiàn)場(chǎng)數(shù)據(jù)。對(duì)測(cè)試結(jié)果進(jìn)行分析，得到的大氣中子劑量與FPGA的SEU事件概率之間的數(shù)值關(guān)系與預(yù)期一致。測(cè)試結(jié)果表明該便攜式實(shí)時(shí)測(cè)試系統(tǒng)科學(xué)有效，可為低空飛行器的FPGA選型提供一定參考。

關(guān)鍵詞：FPGA;低空環(huán)境;單粒子翻轉(zhuǎn);樹幕派;低壓差分信號(hào)

中圖分類號(hào)：V11 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-5124（2019）01-0115-06

0 引言

由于FPGA具有容量大、速度快、穩(wěn)定性好、并行數(shù)據(jù)處理能力強(qiáng)以及開發(fā)成本低周期短的特點(diǎn)，被廣泛應(yīng)用于航空宇航領(lǐng)域的控制與信號(hào)處理[1]。目前絕大多數(shù)FPGA屬于SRAM型邏輯塊陣列，是一種易失性存儲(chǔ)器件[2]，尤其是集成電路工藝達(dá)到了微米、納米級(jí)別，F(xiàn)PGA的內(nèi)核電壓降低、門數(shù)劇增[3]，單粒子翻轉(zhuǎn)（single event upset，SEU）、單粒子功能中斷（single event function interrupt，SEFI）和單粒子瞬態(tài)脈沖（single event transient，SET）等一系列單粒子效應(yīng)發(fā)生的可能性大大增加[4]。其中，SEU是最常見的FPGA單粒子故障，當(dāng)空間各類粒子（如質(zhì)子、中子、α粒子等）對(duì)FPGA產(chǎn)生輻射，很容易發(fā)生SEU，從而使FPGA功能紊亂甚至失效，對(duì)飛行器造成不可預(yù)估的影響和損害[5]。因此，國(guó)內(nèi)外許多研究機(jī)構(gòu)對(duì)FPGA的SEU效應(yīng)進(jìn)行了研究。

現(xiàn)在，對(duì)于FPGA的SEU效應(yīng)的測(cè)試方法主要有分析模型法、故障注人法以及現(xiàn)場(chǎng)錯(cuò)誤數(shù)據(jù)分析法[6]。分析模型法主要針對(duì)小型電路系統(tǒng)，且其計(jì)算復(fù)雜，耗費(fèi)人力;故障注人法是人為引入故障測(cè)試FPGA，但仍然與真實(shí)環(huán)境有差別;現(xiàn)場(chǎng)錯(cuò)誤數(shù)據(jù)分析法目前主要是針對(duì)航天領(lǐng)域的FPGA測(cè)試，我國(guó)的航天某研究所與高校都曾做過(guò)實(shí)驗(yàn)，將測(cè)試設(shè)備帶入太空，可以獲得真實(shí)有效的數(shù)據(jù)。

本測(cè)試系統(tǒng)采用的是現(xiàn)場(chǎng)錯(cuò)誤數(shù)據(jù)分析法，主要對(duì)低空飛行器機(jī)載FPGA進(jìn)行SEU測(cè)試。與航天部門的實(shí)驗(yàn)相比，本測(cè)試系統(tǒng)具有成本低、測(cè)試周期短、靈活性強(qiáng)、算法復(fù)雜度小的特點(diǎn)。本文選擇我國(guó)青藏高原地區(qū)進(jìn)行地面測(cè)試，青藏高原海拔在3000～5000m（測(cè)試點(diǎn)及其海拔高度分布如表I所示），大氣稀薄，空間輻射大，可以很好地模擬低空環(huán)境。

1 系統(tǒng)組成與測(cè)試原理

1.1 系統(tǒng)組成

該測(cè)試系統(tǒng)主要包括：樹莓派（Raspberry Pi）上位機(jī)與測(cè)試臺(tái)模塊，F(xiàn)PGA主控模塊，被測(cè)FPGA模塊，中子探測(cè)儀以及GPS模塊。系統(tǒng)整體組成如圖1所示。

樹莓派上位機(jī)采用Python語(yǔ)言編程[7]，用于實(shí)時(shí)存儲(chǔ)與顯示單粒子翻轉(zhuǎn)現(xiàn)象的測(cè)試結(jié)果;FPGA主控模塊作為被測(cè)FPGA的信號(hào)源，完成測(cè)試數(shù)據(jù)回讀，與原數(shù)據(jù)對(duì)比得出結(jié)果并經(jīng)過(guò)LVDS線[8]上傳到上位機(jī);中子探測(cè)儀實(shí)時(shí)獲取測(cè)試點(diǎn)大氣中中子劑量，將中子檢測(cè)結(jié)果傳輸?shù)街骺谾PGA，由主控FPGA編幀發(fā)送到上位機(jī)存儲(chǔ)，以此作為判斷大氣粒子實(shí)時(shí)劑量的參考值;GPS模塊實(shí)時(shí)獲取測(cè)試點(diǎn)的經(jīng)緯度信息、年月日時(shí)分秒信息，同時(shí)為系統(tǒng)提供秒脈沖（PPS）信號(hào)，將其作為數(shù)據(jù)采集存儲(chǔ)基準(zhǔn)觸發(fā)時(shí)鐘。

1.2 測(cè)試原理

1.2.1 SEU效應(yīng)原理

本文設(shè)計(jì)的測(cè)試系統(tǒng)，主要測(cè)試SRAM型FPGA的單粒子翻轉(zhuǎn)效應(yīng)。SRAM型FPGA編程功能是依靠無(wú)數(shù)個(gè)SRAM存儲(chǔ)單元存放的數(shù)值（“0”或“1”）[9]，本文測(cè)試的兩款FPGA分別為CycloneⅡ代（EP2C8T11418）和CycloneⅢ代產(chǎn)品（EP3CSE144C7），均為SRAM型FPGA。前者存儲(chǔ)單元數(shù)為16萬(wàn)余個(gè)，后者總的存儲(chǔ)單元數(shù)為42萬(wàn)余個(gè)。這兩個(gè)型號(hào)的FPGA均為實(shí)驗(yàn)室常用型號(hào)，屬于中低集成度的常用芯片。圖2是典型的6T（6管）SRAM存儲(chǔ)單元結(jié)構(gòu)示意圖。

M₁與M₂組成一個(gè)CMOS反相器a，其中M₁的G端（柵極）與M₂的G端連結(jié)為輸入（in，與圖中的“Q”相連），M₁的S端（源極）接GND，M₂的S端接Vcc，M₁的D端（漏極）與M₂的D端連結(jié)作為輸出（out，與圖中的“Q非”相連）。M₃與M₄組成一個(gè)CMOS反相器b，由CMOS反相器a、b交叉耦合組成鎖存器[10]。根據(jù)CMOS管的通斷可以判斷SRAM的輸出值，具體對(duì)應(yīng)關(guān)系如表2所示。

根據(jù)圖2可知，當(dāng)M₁與M₄導(dǎo)通，M₂與M₃關(guān)斷時(shí)，SRAM存儲(chǔ)單元內(nèi)容為“1”（即Q為“1”）。此時(shí)M₃的D端電勢(shì)為V_CC，所以M₃的漏極PN結(jié)處于反偏狀態(tài)。當(dāng)空間環(huán)境中具有一定能量的重粒子射入M₃的漏極PN結(jié)附近時(shí)（圖3中被圈起的部分），在該高能粒子入射軌跡周圍的P型襯底被電離化形成耗盡層[11]，由此產(chǎn)生從M₄的S端到M₃的D端形成一個(gè)瞬間脈沖電流I_P。在M₄的內(nèi)部存在導(dǎo)通電阻R，在瞬間脈沖電流I_P的作用下，M₄的S端到D端之間形成一個(gè)壓降Ue，其計(jì)算公式為

Ue=I_P×R（1）

則，M₃的D端電勢(shì)降低為

U_D=U_CC-Ue（2）

當(dāng)U_D 降低時(shí)，意味著M₁與M₂的G端電勢(shì)U_G也會(huì)降低。如果環(huán)境中高能粒子劑量較高，不斷入射到FPGA之中，I_P不斷增大就會(huì)使U_G降到比M₁關(guān)斷而M₂導(dǎo)通的臨界值U_SD還要小。一旦M₁關(guān)斷而M₂導(dǎo)通，M₁與M₂的D電勢(shì)變?yōu)閂_CC，即“Q非”從“0”跳變?yōu)椤?”，由于SRAM的驅(qū)動(dòng)能力大于其鎖存能力，因而“Q”從“1”跳變?yōu)椤?”，發(fā)生了邏輯翻轉(zhuǎn)，存儲(chǔ)單元存儲(chǔ)的內(nèi)容從原來(lái)的“1”變?yōu)椤?”[12]，即SEU。

1.2.2 測(cè)試系統(tǒng)工作原理

主控FPGA發(fā)送測(cè)試數(shù)據(jù)地址給被測(cè)FPGA，同時(shí)計(jì)時(shí)器進(jìn)行計(jì)時(shí)，在規(guī)定時(shí)間內(nèi)未收到被測(cè)FPGA返回的數(shù)據(jù)則發(fā)送錯(cuò)誤標(biāo)志給Raspberry Pi;否則將被測(cè)FPGA返回的數(shù)據(jù)與預(yù)定的數(shù)據(jù)進(jìn)行比較，如果相等則說(shuō)明沒有發(fā)生SEU，發(fā)送正確標(biāo)志給Raspberry Pi，否則發(fā)送錯(cuò)誤標(biāo)志。主控FPGA每發(fā)送一個(gè)地址，地址加1，從RAM中讀取的數(shù)據(jù)地址也加1，在被測(cè)FPGA的RAM中的內(nèi)存初始化文件中，其每一個(gè)地址上的數(shù)據(jù)都不相同，這樣數(shù)據(jù)就可以不斷變化并且逐個(gè)比較。測(cè)試信號(hào)流及方法如圖4所示。

此外，為了使被測(cè)FPGA的RAM覆蓋率達(dá)到90%以上，該系統(tǒng)根據(jù)被測(cè)FPGA不同邏輯存儲(chǔ)容董巍量置不同數(shù)量RAM。RAM的數(shù)量根據(jù)被測(cè)FPGA的BANK數(shù)量來(lái)劃分，即EP2具有4個(gè)BANK，就分配4個(gè)RAM，從不同BANK的引腳中各挑選一對(duì)作為控制FPGA與被測(cè)FPGA的連接引腳，EP3則為8對(duì)，在控制FPGA主控程序中循環(huán)切換，以此來(lái)保證被測(cè)FPGA的被測(cè)存儲(chǔ)單元達(dá)到最大可能。

2 系統(tǒng)軟件設(shè)計(jì)

2.1 主控FPGA邏輯設(shè)計(jì)

主控FPGA為本系統(tǒng)的核心模塊，其功能主要為接收測(cè)試臺(tái)的控制指令，編幀處理中子探測(cè)儀與GPS模塊的數(shù)據(jù)，接收對(duì)比被測(cè)FPGA的數(shù)據(jù)并編幀發(fā)送到樹莓派上位機(jī)。每測(cè)試完成一個(gè)循環(huán)，主控FPGA需要判斷上位機(jī)是否下發(fā)停止測(cè)試指令。具體工作流程如圖5所示。

2.2 上位機(jī)邏輯設(shè)計(jì)

本系統(tǒng)采用樹莓派作為上位機(jī)，其主要功能是接收測(cè)試結(jié)果，記錄測(cè)試次數(shù)，顯示測(cè)試結(jié)果，將測(cè)試結(jié)果、GPS報(bào)文信息和中子探測(cè)儀的數(shù)據(jù)存儲(chǔ)到SD卡中。其工作流程如圖6所示。

3 單粒子翻轉(zhuǎn)測(cè)試結(jié)果及分析

在青藏高原測(cè)試時(shí)間共8d，分6個(gè)測(cè)試點(diǎn)，依次是西寧郊區(qū)、青海湖、格爾木市區(qū)、拉薩市區(qū)、羊卓雍錯(cuò)和納木錯(cuò)。將保存在SD卡的測(cè)試結(jié)果數(shù)據(jù)讀出并進(jìn)行統(tǒng)計(jì)分析，本文顯示的結(jié)果是經(jīng)過(guò)長(zhǎng)時(shí)間測(cè)試提取的具有參考意義的部分，時(shí)長(zhǎng)均為2h（即橫軸時(shí)間為7200s）;中子輻射曲線是相對(duì)應(yīng)的2h的大氣中子劑量，單位微西弗每小時(shí)（μSv/h）;FPGA誤碼分布曲線，1代表正常，0代表存在誤碼。

圖7、圖8分別顯示了在西寧郊區(qū)和納木錯(cuò)實(shí)驗(yàn)采集的數(shù)據(jù)用Matlab處理的結(jié)果。根據(jù)Matlab處理結(jié)果，對(duì)比兩個(gè)地點(diǎn)的具體測(cè)試情況可知：1）在海拔相對(duì)較低的地點(diǎn)（西寧），中子輻射劑量0μSv/h和5μSv/h比較多，SEU事件次數(shù)基本為0：CycloneⅡ代FPGA芯片SEU次數(shù)為0，CycloneⅢ代FPGA芯片大致在第4200s的時(shí)候翻轉(zhuǎn)了1次;2）在海拔相對(duì)較高的地點(diǎn)（納木錯(cuò)），中子輻射劑量5，10，15μSv/h較多，且最大值達(dá)到了25μSv/h，SEU事件次數(shù)也有所增多：CycloneⅡ代FPGA芯片大致在第4600s和5300s翻轉(zhuǎn)了2次，CycloneⅢ代FPGA芯片在第1500s和第6500s之間翻轉(zhuǎn)了5次。

由上述分析可以簡(jiǎn)單得出，中子輻射劑量和FPGA芯片的SEU事件與海拔高度有一定的關(guān)聯(lián)性。表3是6個(gè)測(cè)試點(diǎn)的大氣中子劑量最大值統(tǒng)計(jì)表，表4是6個(gè)測(cè)試點(diǎn)的單粒子翻轉(zhuǎn)次數(shù)統(tǒng)計(jì)表。

分析表3可知，中子輻射的劑量值在隨著海拔的升高而緩慢增大;分析表4可知，隨著海拔的升高，不論是Cyclone Ⅱ代FPGA芯片還是CycloneⅢ代FPGA芯片，SEU發(fā)生的概率都在不斷增大。綜合以上兩點(diǎn)可得，空氣中子劑量的增多會(huì)使FPGA芯片發(fā)生SEU事件的概率增大。

將表3與表4統(tǒng)計(jì)分析與表1所示的測(cè)試地點(diǎn)地理信息分布結(jié)合分析，可以看出單粒子翻轉(zhuǎn)現(xiàn)象與海拔高度有一定的線性關(guān)系：隨著海拔的升高、以及越接近珠峰方向，大氣中子劑量值也就越高，F(xiàn)PGA發(fā)生SEU的概率也就越大，該結(jié)論與預(yù)期一致。

4 結(jié)束語(yǔ)

本文通過(guò)樹莓派與FPGA結(jié)合使用，同時(shí)存儲(chǔ)與顯示FPGA的SEU效應(yīng)測(cè)試結(jié)果，可以實(shí)時(shí)得知被測(cè)FPGA的失效情況。該測(cè)試系統(tǒng)在青藏高原的6個(gè)地點(diǎn)進(jìn)行實(shí)地測(cè)試，獲得了大量低空（海拔3000～5000m）環(huán)境下FPGA的SEU效應(yīng)數(shù)據(jù)，驗(yàn)證了在低空環(huán)境下，F(xiàn)PGA發(fā)生單粒子效應(yīng)的可能性。該測(cè)試系統(tǒng)體積小、質(zhì)量輕、便于攜帶，且測(cè)試結(jié)果具有實(shí)時(shí)性，能及時(shí)反饋給實(shí)驗(yàn)人員，極大地簡(jiǎn)化了FPGA的SEU效應(yīng)測(cè)試流程。

現(xiàn)階段的FPGA選型評(píng)價(jià)，需要從產(chǎn)品的需求方面分析，如邏輯復(fù)雜度、FPGA發(fā)生SEU概率等方面綜合考慮。對(duì)于一般的地面設(shè)備，邏輯復(fù)雜度低的，且屬于低海拔地區(qū)，則基本不需要考慮FPGA的SEU效應(yīng)，選擇邏輯門較少的FPGA即可實(shí)現(xiàn)功能;對(duì)于邏輯復(fù)雜度要求較高的，海拔較高，單粒子輻射較強(qiáng)的區(qū)域，則需要考慮使用邏輯門較多的FPGA，且必要時(shí)需要進(jìn)行單粒子防護(hù)與加固。本系統(tǒng)可以為包括民用飛機(jī)、戰(zhàn)斗機(jī)等在內(nèi)的低空飛行器上FPGA的選型提供一種測(cè)試方式。

參考文獻(xiàn)

[1]馮穎，劉忠健.單粒子效應(yīng)對(duì)飛行器的影響分析及防護(hù)技術(shù)[J].強(qiáng)度與環(huán)境，2011，38（1）：26-30.

[2]鄭曉云，王紹舉.SRAM型FPGA單粒子翻轉(zhuǎn)模擬系統(tǒng)研究[J].紅外與激光工程，2014，43（S1）：164-168.

[3]薛茜男，張道陽(yáng)，李穎，等.航空高度FPGA單粒子翻轉(zhuǎn)飛行實(shí)驗(yàn)及失效分析[J].強(qiáng)激光與粒子束，2016，28（12）：124102-1-124102-7.

[4]侯建文，張愛兵，鄭香脂，等.FPGA單粒子翻轉(zhuǎn)事件在軌探測(cè)研究[J].宇航學(xué)報(bào)，2014，35（4）：454-458.

[5]JAHANIRAD H，MOHAMMADI K.Reliable Iimple-mentation on SRAM-based FPGA using evolutionarymethods[J].Iete Journal of Research，2013，59（5）：597-603.

[6]鄭曉云，王紹舉.SRAM型FPGA單粒子翻轉(zhuǎn)模擬系統(tǒng)研究[J].紅外與激光工程，2014，43（S1）：164-168.

[7]唐俊，蔣健，謝申喜.基于樹莓派的能耗數(shù)據(jù)采集網(wǎng)卡設(shè)計(jì)[J].測(cè)控技術(shù)，2017，36（3）：98-106.

[8]胡曉峰，王紅亮，彭晴晴.可擴(kuò)展級(jí)聯(lián)式機(jī)載數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].中國(guó)測(cè)試，2017，43（6）：83-87.

[9]丁朋程.基于SRAM型FPGA的抗單粒子效應(yīng)容錯(cuò)技術(shù)的研究[D].蘭州：西北師范大學(xué)，2013.

[10]孫洪波，韓學(xué)濤，王玉濤，等.SRAM型FPGA單粒子翻轉(zhuǎn)防護(hù)工程實(shí)現(xiàn)[J].電子科學(xué)技術(shù)，2015，2（2）：144-149.

[11]CIANI L，CATELANI M.A fault tolerant architecture toavoid the effects of Single Event Upset（SEU）in avionicsapplications[J].Measurement，2014，54（6）：256-263.

[12]馬寅，安軍社，王連國(guó)，等.基于Scrubbing的空間SRAM型FPGA抗單粒子翻轉(zhuǎn)系統(tǒng)設(shè)計(jì)[J].空間科學(xué)學(xué)報(bào)，2012，32（2）：270-276.