馬仲麗

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

1 引言

隨著CMOS電路在航空航天及特殊環(huán)境下的廣泛使用，其電離輻射效應(yīng)越來(lái)越引起人們關(guān)注[1]。電離輻射使CMOS電路的輸出電壓下降、最大輸出電流降低，靜態(tài)漏電流增大，引起器件性能?chē)?yán)重下降甚至失效[2]。為提高電路的抗輻射性能，業(yè)界已在設(shè)計(jì)和工藝等多方面對(duì)電路進(jìn)行加固處理[3-5]。在工藝方面，隨著對(duì)CMOS電路抗輻射性能的要求越來(lái)越高，常規(guī)加固工藝有時(shí)已經(jīng)不能滿足要求[6]，對(duì)某些工藝的進(jìn)一步優(yōu)化已勢(shì)在必行。

根據(jù)電離輻射機(jī)理，氧化層在電離輻照過(guò)程中累積的正電荷將引起閾值電壓的漂移，導(dǎo)致電路中漏電流增大和功能失效[7]。輻照中累積的正電荷與氧化層厚度成正比。我們?cè)诔Ｒ?guī)加固電路中雖然對(duì)場(chǎng)區(qū)從設(shè)計(jì)和工藝上進(jìn)行了加固，提高了場(chǎng)區(qū)寄生晶體管的開(kāi)啟電壓[8]，但由于電路中場(chǎng)氧化層比柵氧化層厚度要大一個(gè)數(shù)量級(jí)以上，因此輻照引起的閾值電壓漂移還會(huì)使場(chǎng)寄生管導(dǎo)通而引起漏電流增大。

常規(guī)場(chǎng)加固方法中，設(shè)計(jì)上采用環(huán)形柵及P+保護(hù)環(huán)等手段雖能夠提高場(chǎng)區(qū)的抗輻射性能，但由于芯片面積及電路速度方面的原因，并不適于大規(guī)模集成電路的制造。在工藝上，經(jīng)常采用的方法是降低場(chǎng)氧化層的厚度及改變熱氧化工藝的條件，但漏電流依然很大，場(chǎng)區(qū)加固的效果不盡如人意[9]。

研究表明，場(chǎng)介質(zhì)的選擇對(duì)場(chǎng)區(qū)的抗輻射性能有很大影響[10]，選擇合適的場(chǎng)介質(zhì)能夠進(jìn)一步提高場(chǎng)區(qū)加固。采用二氧化硅與氮化硅復(fù)合場(chǎng)介質(zhì)制造工藝，提高了電路的抗電離輻射性能。

2 場(chǎng)區(qū)電離輻照失效機(jī)理

場(chǎng)區(qū)在CMOS電路中承擔(dān)著器件隔離的作用，其氧化層厚度一般比柵氧化層大一個(gè)數(shù)量級(jí)以上。在輻照環(huán)境中，由于電離輻照損傷與氧化層厚度成正比，所以場(chǎng)區(qū)的厚氧化層在電離輻照后產(chǎn)生的輻照電荷比柵氧化層大很多，對(duì)隔離性能的影響非常嚴(yán)重。對(duì)于P溝場(chǎng)寄生管，閾值電壓升高，隔離特性不受影響；而對(duì)于N溝場(chǎng)寄生管，電離輻照產(chǎn)生的閾值電壓漂移使場(chǎng)閾值電壓降低，因此N溝場(chǎng)管的隔離特性在輻照后將迅速失效。

同時(shí)，場(chǎng)區(qū)輻照的另一重要后果是引起NMOS器件的溝道邊緣寄生漏電。圖1為MOS器件溝道邊緣剖面圖及其等效電路。可見(jiàn)柵氧和場(chǎng)氧間有迅速增厚的鳥(niǎo)嘴過(guò)渡區(qū)，電離輻照損傷將隨著鳥(niǎo)嘴區(qū)氧化層的增厚迅速增加，導(dǎo)致該區(qū)域的硅表面比柵中部區(qū)域提前反型，該區(qū)域的反型電子為NMOS器件的源漏間增加了一條通路，造成源漏寄生漏電。因此，在N襯底與N+區(qū)之間形成的實(shí)際上是一個(gè)寄生場(chǎng)效應(yīng)晶體管，由于場(chǎng)氧厚度較大，輻射損傷正電荷較多，通常其漏電流會(huì)顯著變大。

圖1 MOS器件溝道邊緣的剖面圖及其等效電路

可將寄生管看成是一個(gè)與本征MOS器件并聯(lián)的器件，實(shí)際MOS器件輻照后的源漏電流可表示為：ID實(shí)際＝ID本征＋I(xiàn)D寄生。由于鳥(niǎo)嘴區(qū)氧化層中的輻照正空間電荷比柵氧化層中的輻照正空間電荷大得多，寄生管的閾值電壓就比本征管低得多，于是在同一柵壓下，寄生管與本征管的工作點(diǎn)也將不同。當(dāng)本征管還處在亞閾值區(qū)時(shí)，寄生管的工作點(diǎn)已經(jīng)在飽和區(qū)甚至線性區(qū)，這樣電流主要從寄生管流過(guò)，導(dǎo)致漏電流增加。

3 試驗(yàn)方法、數(shù)據(jù)及討論

為研究復(fù)合場(chǎng)介質(zhì)的抗輻照加固性能，在常規(guī)加固工藝的基礎(chǔ)上，進(jìn)一步改變場(chǎng)介質(zhì)條件，采用SiO2與Si3N4復(fù)合場(chǎng)介質(zhì)替代熱生長(zhǎng)場(chǎng)SiO2層，并比較不同場(chǎng)介質(zhì)工藝條件下電路在輻照前后漏電流的變化率。

試驗(yàn)電路選取了了兩種54系列的抗輻照加固電路：電路A及電路B。為便于對(duì)比，試驗(yàn)樣品分別采用了三種不同的場(chǎng)介質(zhì)工藝，分別為：

工藝a：常規(guī)加固場(chǎng)氧化層（676.9nm）；

工藝b：復(fù)合場(chǎng)介質(zhì)SiO2（402.3nm）+Si3N4（193.6nm）；

工藝c：復(fù)合場(chǎng)介質(zhì)SiO2（516.6nm）+Si3N4（96.5nm）；

其中SiO2采用 1000℃、H2/O2合成工藝，Si3N4采用380℃、PE Si3N4工藝。

除場(chǎng)介質(zhì)工藝不同外，電路加工工藝流程中的其他條件完全相同。在加工完成后，對(duì)這兩種電路進(jìn)行輻照試驗(yàn)，輻照源采用沈陽(yáng)軍區(qū)軍事醫(yī)學(xué)研究所鈷60源，劑量率為1Gy(Si)/s。記錄各樣品輻照后漏電流的數(shù)值，并與其輻照前漏電流數(shù)值進(jìn)行對(duì)比，計(jì)算漏電流變化率。

電路A各試驗(yàn)樣品的場(chǎng)介質(zhì)工藝條件分別為：常規(guī)1#～2#采用工藝a、加固1#采用工藝c、加固2#～6#采用工藝b。試驗(yàn)數(shù)據(jù)見(jiàn)表1。

電路B各試驗(yàn)樣品的場(chǎng)介質(zhì)工藝條件分別為：常規(guī)1#～3#采用工藝a、加固1#～6#采用工藝b。試驗(yàn)數(shù)據(jù)見(jiàn)表2。

對(duì)比不同場(chǎng)介質(zhì)條件下的試驗(yàn)數(shù)據(jù)，我們可以看到，電路A采用SiO2+Si3N4復(fù)合場(chǎng)介質(zhì)后，輻照引起的IDD變化比單純采用場(chǎng)氧化層時(shí)減小了2個(gè)數(shù)量級(jí)以上；電路B采用SiO2+Si3N4復(fù)合場(chǎng)介質(zhì)后，輻照引起的IDD變化比原來(lái)單純采用場(chǎng)氧化層時(shí)減小1～2個(gè)數(shù)量級(jí)，兩種電路的抗輻照性能都得到了明顯的改善。因此可以得出結(jié)論，采用二氧化硅與氮化硅復(fù)合場(chǎng)介質(zhì)能夠有效抑制輻照引起的漏電流增大，是一種有效的場(chǎng)區(qū)加固方法，提高了電路的抗電離輻射性能。

另外，試驗(yàn)中SiO2與Si3N4厚度的比例是一個(gè)需要注意的問(wèn)題。本次試驗(yàn)也曾同時(shí)進(jìn)行了SiO2（125.2nm）+Si3N4（420.4nm）條件下的試驗(yàn)，但在去除有源區(qū)氮化硅時(shí)，SiO2全部損耗掉，試驗(yàn)無(wú)法繼續(xù)進(jìn)行。因此，雖然SiO2層厚度的降低有助于提高電路的抗電離輻射性能，但仍要保證場(chǎng)氧層的厚度。另外，為避免硅片發(fā)生龜裂，PE Si3N4厚度導(dǎo)致的應(yīng)力問(wèn)題也是需要考慮的因素。遺憾的是，由于時(shí)間及條件所限，本次試驗(yàn)并沒(méi)有將找到最佳工藝條件作為試驗(yàn)?zāi)繕?biāo)，因此沒(méi)有給出工藝最優(yōu)化條件。

表1 電路A不同場(chǎng)介質(zhì)輻照后IDD數(shù)據(jù)

表2 電路B不同場(chǎng)介質(zhì)輻照后IDD數(shù)據(jù)

4 結(jié)束語(yǔ)

通過(guò)對(duì)CMOS電路場(chǎng)區(qū)電離輻照失效機(jī)理的分析，給出了一種場(chǎng)區(qū)抗輻照工藝新方法。在常規(guī)加固工藝基礎(chǔ)上，采用了SiO2與Si3N4復(fù)合場(chǎng)介質(zhì)工藝代替?zhèn)鹘y(tǒng)的單一熱氧化工藝，并對(duì)電路進(jìn)行了輻照試驗(yàn)。從試驗(yàn)數(shù)據(jù)上看，復(fù)合場(chǎng)介質(zhì)工藝明顯降低了輻照導(dǎo)致的電路漏電流，是一種有效的場(chǎng)區(qū)抗輻照工藝方法。