閆菲菲,馬紅皎,何在民,邢燕

(1.中國科學院 國家授時中心,西安 710600；2.中國科學院大學,北京 100049)

0 緒論

高精度時間間隔測量技術(shù)在原子物理實驗、天文測量、激光測距及高精度無源定位中有著廣泛應用,現(xiàn)已成為軍事通信、衛(wèi)星導航定位等領(lǐng)域中不可或缺的關(guān)鍵技術(shù)[1]。通常將測量精度高于1 ns的時間間隔測量稱為精密時間間隔測量[2]。

實現(xiàn)高精度時間間隔測量的方法有很多,目前國內(nèi)外普遍采用的有利用FPGA(field-programmable gate array)進行TDC(time-to-digital conversion)電路設計的方式,國外R.Szplet等人利用FPGA設計TDC電路得到LSB(least significant bit)為100～200 ps的系統(tǒng)[3]；國內(nèi)西安電子科技大學使用游標延遲線的設計方法,將FPGA內(nèi)部布線資源作為延遲單元,實現(xiàn)了58 ps的測量分辨率和38 ps的RMS(root-mean-square)測量精度的TDC設計[4]。利用FPGA進行TDC設計周期短且研發(fā)成本低[5],但是,該方法需要大量的人力和精力調(diào)整芯片內(nèi)部邏輯單元的布局,當TDC設置成多通道結(jié)構(gòu)時工作量將成倍增加,而在一些應用場合實現(xiàn)多通道同時測量具有非常重要的意義。隨著集成電路(integrated circuit,IC)技術(shù)的發(fā)展,使得利用IC實現(xiàn)TDC技術(shù)成為可能,利用成熟的ASIC芯片進行精密時間間隔測量裝置的研制為很多科研人員采用[6]。

本文提出利用FPGA控制AMS公司的TDC-GPX2芯片,實現(xiàn)了一款4通道同時測量,測量精度達到60 ps,多次測量準確度優(yōu)于60 ps,量程可達1.6 s的時間間隔計數(shù)器,該設備操作簡單,使用靈活,可滿足大多數(shù)場合應用。

1 時差測量原理

時間作為一個特殊的物理量,有其專門的測量方法,通常需要將流動的時間轉(zhuǎn)化為可以觀測的物理量來進行間接的測量[7]。例如,將時間信息轉(zhuǎn)化為電信號進行精密的測量[8]。利用時間信息到電信號之間的轉(zhuǎn)換來測量時間間隔有多種方式,常見的方式有直接計數(shù)法、時間內(nèi)插法、時間放大法等等,實際使用中通常會將各種方法結(jié)合進行測量[9]。

1.1 經(jīng)典測量原理

本文采用的TDC-GPX2芯片是利用“粗計數(shù)”和“細測量”相結(jié)合的方法進行測量[10]?！按钟嫈?shù)”就是直接對參考時鐘進行計數(shù),得到“粗”時間,這樣可以得到更大的測量量程,但測量精度不夠；“細測量”則是采用一定方法對“粗計數(shù)”測量不到的微小時間間隔進行測量,通?？梢缘玫胶芎玫臏y量精度,但測量量程難以提高[11]。兩種方法結(jié)合使用則可以得到較大的測量量程和更好的測量精度[12]?！按钟嫈?shù)”和“細測量”方法相結(jié)合的測量原理如圖1和圖2所示。

圖1 時間間隔測量的基本原理

如圖1所示,待測時間間隔ΔT由兩部分組成,一部分為“粗計數(shù)”部分TN,一部分為“細測量”部分Ti(Ti1和Ti2)，計算用公式(1)表示：

ΔT=TN+Ti1-Ti2。

(1)

當“開始”有信號到來時,系統(tǒng)開啟參考時鐘計數(shù)器,開始測量,參考時鐘周期開始計數(shù)?！敖Y(jié)束”信號到來時,停止計數(shù)。此時可以由公式(2)來計算“粗計數(shù)”時間間隔TN：

TN=N×Tref。

(2)

“細測量”的測量原理如圖2所示,本文介紹的“細測量”方法為抽頭延遲線法。通過計算脈沖經(jīng)過的延遲單元個數(shù)來進行時間間隔測量[13]?？梢杂霉?3)來計算,其中m為經(jīng)過延遲單元個數(shù),Δτ為每個延遲單元的延遲時間[14]。

Ti=m×Δτ。

(3)

1.2 本系統(tǒng)測量原理

系統(tǒng)測量的原理如圖3所示,假設待測脈沖從通道1和2輸入,假設通道1中信號先于通道2中信號到來,測量兩通道輸入信號之間的時間間隔[15]。

圖3 系統(tǒng)測量原理

本系統(tǒng)測量時,輸出兩個結(jié)果參數(shù),可分別作為“粗”計數(shù)結(jié)果和“細”測量結(jié)果[16]。上電后即開始參考時鐘數(shù)N的計數(shù),并作為結(jié)果參數(shù)之一,即“粗”計數(shù)結(jié)果輸出；當通道1中有待測脈沖到來時,先將此時的參考時鐘數(shù)N1鎖存,然后對參考時鐘進行實時測量,得到測量值Tref1,同時測量該脈沖與它前一個參考時鐘脈沖之間的時間間隔Δt1,將兩者的比值鎖存并作為另一個結(jié)果參數(shù)ti,即“細”測量結(jié)果輸出,最后進行計算時,根據(jù)系統(tǒng)所配置參考時鐘分頻系數(shù),按照公式(4)進行計算,式中LSB為分頻系數(shù),測量前已設置好。根據(jù)公式(5)計算該脈沖到來的系統(tǒng)時刻Tsys1,其中T為參考脈沖周期[17]。通道2中另一個待測脈沖到來時利用同樣的方法計算其系統(tǒng)時刻。對兩脈沖的系統(tǒng)時刻做差,則得到兩者之間的時間間隔ΔT,如公式(6)所示。

ti=Δt/Tref×LSB,

(4)

Tsys=N×T+ti/Tref,

(5)

ΔT=Tsys2-Tsys1

(6)

系統(tǒng)測量原理實質(zhì)上和傳統(tǒng)的“粗計數(shù)”和“細測量”相結(jié)合的方式原理是一致的：不同通道“細測量”測量結(jié)果ti即為公式(3)中的Ti,而不同通道“粗計數(shù)”測量結(jié)果N與參考時鐘周期T相乘之后做差的結(jié)果即為公式(2)中的TN。但本系統(tǒng)采用做差的方法求得最終結(jié)果可以將不同通道測量結(jié)果中共同的誤差項去除,從而有效減少公共誤差對系統(tǒng)測量精度的影響[18]。

2 系統(tǒng)設計

本系統(tǒng)設計主要是由硬件設計和軟件設計構(gòu)成。硬件部分包括各個模塊電路的設計和設計中需要注意的事項；軟件部分主要是芯片配置時序的實現(xiàn),各個接口邏輯設計以及數(shù)據(jù)流處理邏輯的設計等。

2.1 硬件設計

硬件設計主要包括時間間隔測量模塊、處理器控制模塊、串口通信模塊、供電模塊(系統(tǒng)、GPX2)和信號輸入模塊[19]。時間間隔測量模塊由TDC-GPX2芯片及其外圍電路構(gòu)成。串口通信電路主要由電平轉(zhuǎn)換電路構(gòu)成。處理器控制模塊是由FPGA芯片及其外圍電路構(gòu)成,用來實現(xiàn)芯片配置,功能選擇等控制功能[20]。數(shù)據(jù)輸入部分包括4個通道待測數(shù)據(jù)的輸入以及參考時鐘的輸入,以實現(xiàn)多通道同時測量。電路設計示意圖如圖4所示。

圖4 硬件系統(tǒng)框圖

在進行硬件設計時,考慮TDC-GPX2是一個數(shù)字化芯片,利用門延遲來進行精密時間測量,應著重考慮減小門電路因受到環(huán)境影響而影響測量精度，因此設計中對芯片采用單獨電源供電,并且在芯片各個引腳放置去耦電容來降低電壓波動的影響。同時使用0.1 μF濾波電容來濾除傳輸線上的紋波。在數(shù)據(jù)輸入部分,將SMA(sub-miniature-a)傳輸接頭輸入的信號經(jīng)過10 Ω電阻濾波之后接入芯片的測量引腳。

2.2 軟件設計

軟件部分主要是實現(xiàn)FPGA控制邏輯設計,本系統(tǒng)的控制部分由Intel公司的Cyclone EP4CE6E22F17C8芯片實現(xiàn),該款芯片資源豐富,可靈活實現(xiàn)各種控制和接口程序,完全可以在降低系統(tǒng)設計成本的基礎(chǔ)上完善地實現(xiàn)各個模塊的功能。

本系統(tǒng)FPGA設計部分使用Verilog語言編寫,主要實現(xiàn)對整個測量過程的邏輯控制和各個接口的實現(xiàn),其中最為關(guān)鍵的部分為測量流程的控制。本系統(tǒng)測量流程圖如圖5所示。

系統(tǒng)在進行測量前需要對TDC-GPX2芯片進行配置,配置步驟為：①上電復位；②寫配置寄存器；③ 驗證配置寄存器；④初始化并開始測量。

FPGA內(nèi)部集成SPI接口對芯片進行配置,配置完成后開始測量,測量結(jié)果通過SPI接口發(fā)送到FPGA,FPGA利用FIFO(first input first output)對數(shù)據(jù)進行緩存,再通過串口將數(shù)據(jù)發(fā)送到上位機進行處理[21]。圖6為FPGA內(nèi)部各模塊的RTL(register transfer level)連接圖。

圖5 計數(shù)器控制流程圖

圖6 FPGA內(nèi)部邏輯RTL視圖

3 實驗結(jié)果及分析

本計數(shù)器的測試是按照圖7所示的測試平臺進行測試,將計數(shù)器測量結(jié)果和進口儀器SR620同步測量結(jié)果進行比對。使用國家授時中心鐘房產(chǎn)生的10 MHz信號作為計數(shù)器和SR620時基參考信號,再將中國科學院國家授時中心鐘房產(chǎn)生的1 PPS信號通過脈沖分配放大器,產(chǎn)生兩路秒信號,通過三通分別送入SR620和計數(shù)器,再將三通另一輸出端接入待測試延長線,延長線另一端分別接入SR620和計數(shù)器,測量結(jié)果都送入上位機進行處理[22]。

實驗過程中,將參考時鐘周期計數(shù)器位寬設置成24位,時鐘分頻系數(shù)設置成100 000(20 bit),在使用10 MHz參考時鐘下可獲得1 ps的分辨率(LSB,least significant bit),量程可達到1.6 s；另外設置系統(tǒng)接收參考時鐘與4個通道的待測信號輸入,各通道相互獨立,采用CMOS電平接入,任意通道的結(jié)果緩存器有數(shù)據(jù)時開始讀取測量結(jié)果。

3.1 通道時延標定

由于系統(tǒng)通過通道測量結(jié)果做差得到最終結(jié)果,所以需要對通道時延進行標定。本系統(tǒng)在設計時已充分考慮通道間的對稱性并盡量使信號輸入到芯片引腳距離最短,所以各通道的時延偏差應為皮秒量級。

圖7 測試實驗原理圖

根據(jù)系統(tǒng)測量的原理設計通道時延標定方法：使用國家授時中心鐘房的10 MHz作為參考時鐘,1 PPS信號通過4根等長的線纜接入系統(tǒng)4個通道,記錄4個通道的測量值。計算4個通道待測脈沖與其前一個時鐘脈沖上升沿間的時間間隔,該間隔之間的差異即是由于通道時延引起的[23]。原理如圖8所示。

圖8 系統(tǒng)通道延遲標定原理

對實驗結(jié)果統(tǒng)計后發(fā)現(xiàn),通道1的結(jié)果均值為10.49 ns，通道2的結(jié)果均值為10.51 ns，通道3的結(jié)果均值為10.64 ns，通道4的結(jié)果均值為10.54 ns,通道時延引起的偏差可在具體測量中進行修正。

3.2 時間間隔測量結(jié)果分析

實驗中計數(shù)器及SR620的誤差通過平均絕對差來表征,測量精度通過標準偏差(A類不確定度)來表征[24]。平均絕對差以及標準偏差計算方法如公式(7)和(8)所示：

(7)

(8)

計數(shù)器2～4通道及SR620對于100 m延長線測試結(jié)果如圖9所示,圖中分別是本文設計的時間間隔計數(shù)器測量結(jié)果和SR620測量結(jié)果,圖10為兩者結(jié)果的偏差值。數(shù)據(jù)統(tǒng)計結(jié)果如表1及圖11所示。

圖9 本計數(shù)器與SR620測量結(jié)果比對

圖10 本計數(shù)器與SR620測量結(jié)果之差

通過平均值絕對差統(tǒng)計結(jié)果可以看出,計數(shù)器測量時間間隔誤差為44.8 ps,SR620測量時間間隔誤差為9.3 ps；通過標準偏差(A類不確定度)統(tǒng)計結(jié)果可以看出,計數(shù)器測量時間間隔精度為56.3 ps,SR620測量時間間隔誤差為9.3 ps。通過計數(shù)器與SR620偏差統(tǒng)計結(jié)果可以看出,兩者偏差最大值為588.3 ps,偏差的標準均方差為57.3 ps。可以說明該時間間隔計數(shù)器可以達到單次測量優(yōu)于600 ps,多次測量優(yōu)于60 ps的測量準確度。

表1 計數(shù)器與SR620納秒級測量統(tǒng)計結(jié)果

需要說明的是,測量結(jié)果中計數(shù)器與SR620有一定的偏差,是由于實驗器材(線材、轉(zhuǎn)接頭)并不能做到完全相同等因素引起,后續(xù)可進行進一步的校準。

前文提到本論文采用做差的方式得到時間間隔,可有效降低公共誤差對系統(tǒng)測量性能的影響,為驗證這一結(jié)論對實驗數(shù)據(jù)進行進一步的分析。分別對單通道測量結(jié)果和做差之后的結(jié)果進行統(tǒng)計分析,統(tǒng)計結(jié)果如圖11所示,通道2的標準偏差為0.244 8 ns,通道4標準偏差為0.253 1 ns,做差之后得到待測值的標準偏差為0.056 3 ns,且符合規(guī)范的正態(tài)分布。通過數(shù)據(jù)可以看出,該方法可抵消掉測量結(jié)果中公共誤差的影響,得到更好的測量精度。

圖11 計數(shù)器單通道測試結(jié)果分析

3.3 脈沖寬度測量結(jié)果分析

本計數(shù)器可通過將工作模式設置為“脈沖寬度測量”功能實現(xiàn)脈沖寬度測量,測量原理為兩個內(nèi)部測量通道1和3(或2和4)連接到一個輸入引腳STOP1(和STOP2)。上升沿由通道1(2)測量,下降沿由通道3(4)測量。再將兩通道測量結(jié)果相減,即得到脈沖寬度測量結(jié)果。測量原理如圖12所示。

本功能測量結(jié)果依然和SR620的脈沖寬度測量結(jié)果進行比較,待測脈寬均為國家授時中心鐘房的1 PPS信號,參考時鐘為鐘房的10 MHz信號。由圖中可以看出,本次測量所用的1 PPS信號脈寬并不恒定,本計數(shù)器的測量結(jié)果和SR620的測量結(jié)果基本一致,測量結(jié)果如圖13所示。

圖12 脈沖寬度測量原理

圖13 本計數(shù)器與SR620脈沖寬度測量結(jié)果

4 結(jié)語

本文基于FPGA和GPX2設計了一款高精度時間間隔計數(shù)器,可實現(xiàn)4通道同時測量。實際測試結(jié)果表明系統(tǒng)對時間間隔測量的精度(A類不確定度)優(yōu)于60 ps,多次測量的準確度偏差優(yōu)于60 ps,量程可以達到1.6 s；具備脈沖寬度測量功能,測量結(jié)果和SR620基本一致,能初步滿足時間同步等領(lǐng)域的測量需求,并且由于測量方法的優(yōu)越性,可以為系統(tǒng)在不同環(huán)境下的測量精度提供一定保證。由于本系統(tǒng)還處于測試階段,尚不能達到芯片的理論測量性能,還有許多方面需要完善：比如系統(tǒng)的供電質(zhì)量對測量精度的影響,各種誤差的處理等問題,都需要做進一步的討論[25]。