顧宇晴

【摘要】在動(dòng)態(tài)比較器的基礎(chǔ)上，設(shè)計(jì)了一款預(yù)放大加Latch結(jié)構(gòu)的兩級(jí)動(dòng)態(tài)比較器。引入了一個(gè)60ps的延時(shí)器，從而降低噪聲影響，增加信號(hào)放大時(shí)間。電路采用0.18 u m標(biāo)準(zhǔn)CMOS工藝，仿真結(jié)果滿足性能要求。

【關(guān)鍵詞】動(dòng)態(tài)比較器;SAR ADC;預(yù)放大

引言

比較器是SAR ADC電路中的關(guān)鍵模塊，它將差分輸入的模擬信號(hào)轉(zhuǎn)化成0/1數(shù)字信號(hào)，同時(shí)，比較器的速度決定了整個(gè)SAR ADC的轉(zhuǎn)換速度。在高速低功耗SAR ADC的設(shè)計(jì)中，動(dòng)態(tài)比較器的設(shè)計(jì)使用變得越來(lái)越重要，比較器的精度和轉(zhuǎn)換速度直接決定ADC性能的好壞。

一、傳統(tǒng)動(dòng)態(tài)比較器的基本工作原理

動(dòng)態(tài)比較最簡(jiǎn)單的結(jié)構(gòu)是Latch結(jié)構(gòu)，這種動(dòng)態(tài)比較器被稱為可再生比較器。主要原理是利用電壓正反饋對(duì)輸入信號(hào)進(jìn)行比較工作，正因?yàn)檎答伒拇嬖?，使得Latch電路的速度非?？?，適用于高速SAR ADC的設(shè)計(jì)。

圖1所示的預(yù)放大級(jí)和Latch共同構(gòu)成的動(dòng)態(tài)比較器，前級(jí)放大器對(duì)差分輸入信號(hào)Vin/Vip預(yù)放大，fn和fp是差分輸出。Clkc信號(hào)和Clkcl信號(hào)相位相反。Clkc為低電平時(shí)是復(fù)位階段，節(jié)點(diǎn)fn、fp預(yù)充電到電源電壓，Latch輸出Von、Vop為0。當(dāng)Clkc電平變高時(shí)是再生階段，fn、fp開始放電，因?yàn)檩斎腚妷旱牟煌瑢?dǎo)致放電快慢不一樣。快的一端電壓接近Latch輸入管閾值VTHP時(shí)，會(huì)先將對(duì)應(yīng)輸入管導(dǎo)通開始放大。當(dāng)輸出節(jié)點(diǎn)Von、Vop電壓升高到閾值后，正反饋開始作用，根據(jù)放電速度的快慢，正反饋將輸出一端快速上升到VDD，另一端下拉到地。

二、電路設(shè)計(jì)

一個(gè)高速度、低功耗的比較器對(duì)于12位SAR ADC十分重要，該設(shè)計(jì)主要出于對(duì)采樣速度和功耗的考慮，設(shè)計(jì)如圖2所示。

Clkc和Clkcl通過(guò)延時(shí)緩沖器連接，采用NMOS管做輸入管。時(shí)鐘控制信號(hào)Clkc控制前級(jí)放大器，Clkcl控制Latch比較器。復(fù)位階段：Clkc和Clkcl信號(hào)都是低電平，時(shí)鐘控制的M5、M12、M13關(guān)斷，Ml、M2、M9導(dǎo)通，fn和fp充電到電源電壓VDD，輸出信號(hào)Vop、Von均為1，Latch比較器不工作。放大階段：Clkc信號(hào)變成高電平，Clkcl信號(hào)低電平，M5管導(dǎo)通，Ml、M2管斷開，此時(shí)將差分輸入信號(hào)Vin、Vip進(jìn)行放大。再生比較階段：Clkc信號(hào)為高電平，Clkcl信號(hào)也為高電平時(shí)，Latch開始工作，經(jīng)過(guò)放大的差分輸入信號(hào)，在正反饋?zhàn)饔孟卤谎杆俦容^拉高或拉低，輸出0/1結(jié)果。

三、仿真結(jié)果及分析

圖3為整個(gè)周期內(nèi)的輸出情況，反映了在控制信號(hào)Clkc信號(hào)控制下，比較器對(duì)電壓變化的輸入信號(hào)進(jìn)行比較的過(guò)程和輸出結(jié)果。

結(jié)語(yǔ)

在傳統(tǒng)動(dòng)態(tài)比較器的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款預(yù)放大加Latch結(jié)構(gòu)的兩級(jí)動(dòng)態(tài)比較器。為了降低噪聲影響，增加信號(hào)放大時(shí)間，加入了一個(gè)60ps的延時(shí)buffer。對(duì)比較器進(jìn)行了功能仿真，滿足設(shè)計(jì)的要求。

參考文獻(xiàn)：

[1]彭宣霖，李航標(biāo)，陳劍洛，等.一種高速低功耗動(dòng)態(tài)比較器設(shè)計(jì)[J].微電子學(xué)，2014，44 （5）：601-605.

[2]Abbas M，F(xiàn)urukawa Y，Komatsu S，et al.Clocked comparatorfor high-speed applications in 65nm technology[C]//SolidState Circuits Conference.IEEE，2010：1-4.

[3]吳笑峰，劉紅俠，石立春，等.新型高速低功耗CMOS動(dòng)態(tài)比較器的特性分析[J].中南大學(xué)學(xué)報(bào)（自然科學(xué)版），2009， 40 （5）：1354-1359.