張希棟

(解放軍91404部隊(duì)，河北 秦皇島 066001)

0 引 言

作為電子設(shè)備接口通用檢測測試設(shè)備，在設(shè)計(jì)時(shí)應(yīng)充分考慮使用性、保障性、可靠性、安全性等原則。所以在設(shè)計(jì)時(shí)盡量采用了成熟的技術(shù)和模塊，選用成熟的嵌入式操作系統(tǒng)，并充分考慮電子設(shè)備的管理和維護(hù)功能，以便于電子設(shè)備后續(xù)擴(kuò)展。該設(shè)備主要對(duì)被測設(shè)備的千兆以太網(wǎng)接口、專用串行外設(shè)接口(SPI)、光纖接口、RS422接口、低壓差分信號(hào)(LVDS)/TTL接口進(jìn)行測試，在測試時(shí)需要友好的人機(jī)交互界面顯示被測接口的輸出數(shù)據(jù)以及輸入需要測試的報(bào)文。接口模擬器在對(duì)設(shè)備進(jìn)行測試時(shí)可采取多種方式接入被測設(shè)備，既可以診斷單個(gè)設(shè)備的接口，又可以診斷2個(gè)電子設(shè)備之間的通信鏈路，還可以作為數(shù)據(jù)采集模塊對(duì)采集的數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)。該接口模擬器可同時(shí)完成對(duì)設(shè)備的千兆以太網(wǎng)接口、專用SPI、光纖接口、RS422差分接口、LVDS/TTL接口的監(jiān)控，以及模擬環(huán)境監(jiān)測數(shù)據(jù)的收集，是一款多用途模擬器。

1 接口測試模擬器總體設(shè)計(jì)

1.1 接口測試模擬器原理設(shè)計(jì)

接口測試模擬器邏輯框圖如圖1所示。

圖1 接口測試模擬器邏輯框圖

接口模擬器主要包括核心控制器、以太網(wǎng)接口模塊、光纖接口模塊、SPI模塊、RS422差分接口模塊、LVDS/TTL接口模塊、顯示和輸入接口模塊等。核心控制器是接口模擬器的核心控制與處理部分，通過總線和接口標(biāo)準(zhǔn)(PCIE)總線實(shí)現(xiàn)與各總線模塊的數(shù)據(jù)交互，同時(shí)還負(fù)責(zé)完成人機(jī)交互和數(shù)據(jù)處理。以太網(wǎng)接口模塊由以太網(wǎng)接口控制器組成，負(fù)責(zé)完成千兆以太網(wǎng)總線的輸入輸出；光纖接口模塊為多模光纖模塊，負(fù)責(zé)光纖通信；SPI模塊負(fù)責(zé)差分SPI處理，同時(shí)通過PCIE總線與核心控制器進(jìn)行數(shù)據(jù)交互；RS422差分接口模塊負(fù)責(zé)RS422總線數(shù)據(jù)收發(fā)；LVDS/TTL接口接受核心控制器的調(diào)度，負(fù)責(zé)完成LVDS/TTL接口的各個(gè)模式輸出；顯示和輸入模塊由顯示器、鍵盤和觸摸板組成，提供人機(jī)交互功能。

1.2 接口模塊設(shè)計(jì)

1.2.1 核心控制器模塊

核心控制器采用Intel至強(qiáng)系列處理器和服務(wù)器級(jí)主板作為核心部件，采用Xeon E5-2683處理器，可以同時(shí)滿足多路總線并行處理，具有強(qiáng)勁的數(shù)據(jù)處理能力，核心控制器配置表如表1所示?？刂破髦靼宕鎯?chǔ)部分使用固態(tài)硬盤，既保證了高速的寫盤速度，又為使用時(shí)可能存在的震動(dòng)和沖擊情況提供了安全基礎(chǔ)；高分辨率的顯示配置增加了人機(jī)交互的易用性。

表1 核心控制器模塊配置表

1.2.2 光纖接口模塊

光纖接口模塊采用多模光纖，調(diào)制時(shí)鐘為3.125 GHz，提供512 MHz緩存機(jī)制，可以有效進(jìn)行連續(xù)數(shù)據(jù)I/O，光纖接口模塊板卡如圖2所示。

圖2 光纖接口板卡

光纖數(shù)據(jù)傳輸采用報(bào)文幀格式，碼型采用8 B/10 B編碼[1]，低位先傳，一幀傳輸數(shù)據(jù)為一幀報(bào)文，包括同步段、報(bào)文頭、數(shù)據(jù)段以及空閑碼，各字段由雙字節(jié)數(shù)據(jù)構(gòu)成。一幀報(bào)文數(shù)據(jù)長度固定，無校驗(yàn)，數(shù)據(jù)傳輸格式如圖3所示。

圖3 光纖數(shù)據(jù)傳輸格式

同步段：每幀報(bào)文開始先發(fā)送4個(gè)雙字節(jié)同步碼，同步碼為BCBCH，對(duì)應(yīng)K碼為K28.5、K28.5。報(bào)文頭：由一個(gè)雙字節(jié)碼組成，為AA55H，接收端接收解調(diào)出這個(gè)雙字節(jié)報(bào)文頭可以判斷接收正常，接收的后續(xù)數(shù)據(jù)有效。報(bào)文尾：由一個(gè)雙字節(jié)碼組成，為55AAH，接收端接收解調(diào)出這個(gè)雙字節(jié)報(bào)文尾可以判斷一幀接收結(jié)束?？臻e碼：報(bào)文的空閑期持續(xù)發(fā)送空閑碼，空閑碼為1CFBH，對(duì)應(yīng)K碼為K28.0、K27.7[2]。傳送的所有字節(jié)遵循低位先傳原則。

1.2.3 SPI模塊

SPI模塊原理框圖如圖4所示，SPI模塊用于監(jiān)控和測試SPI設(shè)備的數(shù)據(jù)或模擬SPI設(shè)備。采用FPGA實(shí)現(xiàn)SPI協(xié)議控制器，當(dāng)SPI作為主機(jī)時(shí)使用DDS芯片AD9959作為時(shí)鐘源，這樣可以使SPI時(shí)鐘在10 MHz～100 MHz的范圍內(nèi)可調(diào)。采用SN65LVDS31芯片將輸出的單路信號(hào)轉(zhuǎn)化成差分信號(hào)，采用SN65LVDS32將輸入的差分信號(hào)還原成單路信號(hào)。

SPI分層協(xié)議將數(shù)據(jù)分為2層進(jìn)行傳輸，分別為應(yīng)用層和物理層，分層傳輸協(xié)議如圖5所示[3]。

圖4 SPI模塊原理框圖

圖5 SPI分層傳輸協(xié)議框圖

四線制高速串口物理層由4對(duì)LVDS組成，對(duì)主機(jī)而言，其中3對(duì)輸出、1對(duì)輸入分別命名為SCLK、CS、MOSI及MISO，四線制高速串行接口信號(hào)定義如表2所示。

表2 四線制高速串行接口信號(hào)定義

SPI數(shù)據(jù)傳輸時(shí)序圖如圖6所示，SPI進(jìn)行數(shù)據(jù)傳輸時(shí)，定時(shí)傳輸，每次傳送36 bits數(shù)據(jù)，定時(shí)間隔為44個(gè)CLK。當(dāng)沒有數(shù)據(jù)傳輸時(shí)，傳送全0數(shù)據(jù)；有數(shù)據(jù)傳輸時(shí)，則進(jìn)行數(shù)據(jù)傳輸，空閑時(shí)間大于等于8個(gè)CLK。

圖6 SPI數(shù)據(jù)傳輸時(shí)序圖

1.2.4 RS422接口模塊

RS422接口模塊使用工業(yè)級(jí)貨架產(chǎn)品搭建，支持串口速度達(dá)921.6 kbps，支持任何波特率設(shè)置[4]，具有1 000 V直流電浪涌保護(hù)和2 500 V直流電隔離保護(hù)，有效保證被測電子設(shè)備的安全，RS422接口模塊板卡如圖7所示。

圖7 RSS422接口模塊板卡

1.2.5 LVDS/TTL接口模塊

LVDS/TTL接口模塊原理框圖如圖8所示，邏輯接口模塊的主要功能是根據(jù)CPU的命令，在對(duì)應(yīng)的通道上產(chǎn)生設(shè)定頻率的邏輯信號(hào)[5]。采用現(xiàn)場可編程門陣列(FPGA)編程實(shí)現(xiàn)信號(hào)時(shí)鐘控制。TTL信號(hào)口外圍采用八通道數(shù)字收發(fā)器芯片SN74LVC245作保護(hù)和隔離。 RS422信號(hào)外圍采用MAX3030EEUE芯片將FPGA輸出的普通TTL信號(hào)轉(zhuǎn)換成RS422信號(hào)，同時(shí)起到保護(hù)和隔離的作用。 LVDS差分信號(hào)外圍芯片采用SN65LVDS31和SN65LVDS32進(jìn)行單路信號(hào)和差分信號(hào)的轉(zhuǎn)換。

圖8 邏輯接口模塊原理圖

1.3 軟件設(shè)計(jì)

1.3.1 軟件總體設(shè)計(jì)

系統(tǒng)軟件通過高性能關(guān)系數(shù)據(jù)庫Sqlite3.0完成數(shù)據(jù)存儲(chǔ)，其整體框架如圖9所示。軟件開發(fā)的主要內(nèi)容由控制管理主線程、線程池管理線程、各實(shí)例線程、消息隊(duì)列、數(shù)據(jù)管理線程池及數(shù)據(jù)庫構(gòu)成。

圖9 軟件結(jié)構(gòu)框圖

實(shí)例線程是一個(gè)管理線程和一組事務(wù)線程的總和，每個(gè)線程獨(dú)立負(fù)責(zé)一個(gè)底層接口模塊的交互，管理底層模塊并從總線接受或?qū)懭霐?shù)據(jù)。這些線程均受線程池管理線程控制。線程池管理線程負(fù)責(zé)對(duì)實(shí)例線程進(jìn)行調(diào)度，產(chǎn)生、控制或關(guān)閉線程。控制管理主線程是整個(gè)應(yīng)用程序的核心，它負(fù)責(zé)關(guān)聯(lián)UI線程、數(shù)據(jù)管理線程及線程池內(nèi)的線程，并接收和發(fā)出控制指令，同時(shí)管理應(yīng)用程序的其它資源。

數(shù)據(jù)管理線程專門負(fù)責(zé)數(shù)據(jù)的存儲(chǔ)和讀取，它通過消息隊(duì)列與UI線程共享實(shí)時(shí)數(shù)據(jù)或向UI線程推送歷史數(shù)據(jù)。UI線程負(fù)責(zé)處理人機(jī)交互，向控制管理線程發(fā)送指令，并從其它線程中獲取實(shí)時(shí)數(shù)據(jù)和狀態(tài)信息進(jìn)行顯示。

1.3.2 以太網(wǎng)、光纖及SPI軟件流程設(shè)計(jì)

以太網(wǎng)、光纖及SPI軟件流程設(shè)計(jì)如圖10所示。

圖10 以太網(wǎng)、光纖及SPI流程框圖

以太網(wǎng)、光纖及SPI 3類線程都通過輸入輸出(IO)復(fù)用技術(shù)實(shí)現(xiàn)多通道監(jiān)聽，其中一個(gè)監(jiān)聽通道接收外部控制器的命令，用以配置線程的執(zhí)行。3個(gè)線程的數(shù)據(jù)通過先入先出(FIFO)管道進(jìn)行交互，寫監(jiān)聽線程接收輸入數(shù)據(jù)后進(jìn)行編碼，并交付給實(shí)際IO線程輸出到總線；實(shí)際IO線程接收寫監(jiān)聽線程或底層的數(shù)據(jù)，當(dāng)獲取到底層的數(shù)據(jù)后會(huì)判定當(dāng)前是否為監(jiān)聽模式，是則執(zhí)行路由轉(zhuǎn)發(fā)，否則直接將數(shù)據(jù)推送給讀監(jiān)聽線程；讀監(jiān)聽線程從實(shí)際IO線程中獲取到數(shù)據(jù)執(zhí)行解碼，并通過消息隊(duì)列將接收到的數(shù)據(jù)發(fā)送給外部處理。SPI數(shù)據(jù)處理線程的處理流程與其它2類數(shù)據(jù)類似，區(qū)別在于，它的實(shí)際IO線程不需要處理路由轉(zhuǎn)發(fā)。

1.3.3 RS422數(shù)據(jù)采集流程

圖11 RS422數(shù)據(jù)采集流程框圖

RS422數(shù)據(jù)采集流程框圖如圖11所示，首先依據(jù)UI選擇初始化對(duì)應(yīng)硬件，并為每個(gè)接口啟動(dòng)一個(gè)子線程，子線程定時(shí)讀取數(shù)據(jù)，有數(shù)據(jù)則上傳顯示線程；同時(shí)子線程中會(huì)監(jiān)測管理線程的消息，如果是，退出消息，線程會(huì)結(jié)束。

1.3.4 LVDS/TTL接口控制流程

LVDS/TTL接口控制流程如圖12所示。對(duì)邏輯接口的操作采用Eventloop的架構(gòu)來處理，線程初始化后，等待外部的事件，如果事件為結(jié)束線程，則退出Eventloop；如果事件為邏輯口操作，則進(jìn)行對(duì)應(yīng)操作，并在UI上顯示操作結(jié)果。

圖12 LVDS/TTL邏輯接口控制流程圖

2 結(jié)束語

本文主要介紹了接口模擬器的設(shè)計(jì)方法、硬件配置、軟件設(shè)計(jì)流程等。作為接口模擬測試設(shè)備，接

口模擬器可以完成對(duì)設(shè)備的千兆以太網(wǎng)接口、專用SPI、光纖接口、RS422接口、LVDS/TTL接口測試。本接口模擬器采用開放的軟件架構(gòu)，在使用過程中可以對(duì)相關(guān)功能進(jìn)行擴(kuò)展，逐步形成通用測試設(shè)備，為后續(xù)接口模擬器設(shè)計(jì)提供了一定的參考價(jià)值。