，，

(西安工業(yè)大學 光電工程學院，西安 710021)

0 引言

武器在投入使用前，測試是武器研制和生產(chǎn)過程中必不可少的環(huán)節(jié)，主要對武器的各種性能參數(shù)進行測試，確定武器的各種性能指標和最終產(chǎn)品合格與否。在槍、炮、彈和發(fā)射藥的檢驗中，通過對槍、炮射擊精度進行測量，從而得到武器瞄準系統(tǒng)性能、發(fā)射藥性能、彈丸質(zhì)量等重要參數(shù)[1-3]。近日，隨著CCD器件性能的不斷提高和成本不斷下降，且基于線陣CCD相機的著靶密集度測量系統(tǒng)具有較高的測量精度，測量過程中能夠獲得彈丸穿幕影像，利于事后分析。所以線陣CCD精度靶在靶場測試領域被廣泛使用。

雙線陣CCD精度靶是隨著圖像處理等技術的發(fā)展而產(chǎn)生的一種較新技術，將兩臺線陣CCD布置在同一平面內(nèi)矩形的兩個底角，該矩形平面即為靶面，當彈丸穿過靶面時兩個CCD可從兩個底角捕捉到彈丸的位置信息，再通過布陣的三角形關系即可得到彈丸的位置坐標信息。當被用于室內(nèi)彈丸著靶坐標測量時，目前所有的線陣CCD精度靶都需要配備觸發(fā)系統(tǒng)來啟動圖像采集系統(tǒng)開始采集圖像?，F(xiàn)有的觸發(fā)系統(tǒng)一般采用光幕方式進行觸發(fā)。觸發(fā)光幕設置在線陣CCD精度靶靶面的正前方，當彈丸穿越觸發(fā)光幕時，光幕探測器的信號處理電路將輸出一個脈沖觸發(fā)信號，并將該信號傳輸至延時觸發(fā)控制系統(tǒng)，控制系統(tǒng)根據(jù)之前輸入系統(tǒng)的預定彈丸飛行速度和2個光幕的距離，以及系統(tǒng)預留的觸發(fā)安全距離計算出需要延時的時間，利用延時電路將光幕探測器輸出的脈沖信號延長一定時間之后輸出至后續(xù)圖像采集系統(tǒng)，啟動圖像采集系統(tǒng)開始采集數(shù)據(jù)[4-5]。顯而易見的是，這種光幕觸發(fā)方式結構復雜、成本昂貴、觸發(fā)精度低。

為解決上述問題，本文設計了一種線陣CCD精度靶圖像觸發(fā)算法，不僅可以精簡精度靶結構，而且可以提高精度靶觸發(fā)精度。

1 系統(tǒng)總體結構

針對線陣CCD精度靶，設計了一種圖像觸發(fā)裝置，作為圖像觸發(fā)算法的實施平臺，系統(tǒng)整體結構如圖1所示，線陣CCD相機同時向FPGA和采集卡發(fā)送圖像數(shù)據(jù)，F(xiàn)PGA采集到圖像數(shù)據(jù)后識別彈丸信號，隨后向采集卡發(fā)送觸發(fā)信號，采集卡從板載緩存中讀取圖像數(shù)據(jù)并通過PCI總線發(fā)送給PC機進行后續(xù)的處理分析。

圖1 系統(tǒng)總體框圖

其中，相機為線陣CCD相機，行頻為140 kHz，通過CameraLink接口傳輸數(shù)據(jù)，接口速度為85 MHz，測試要求為彈速<1000 m/s、彈長>15 mm，彈丸穿過光幕的時間約為15 μs，即要求觸發(fā)時間小于15 μs。觸發(fā)信號為TTL電平信號，觸發(fā)信號電流I>20 mA。

2 圖像觸發(fā)算法原理

2.1 背景差分法

在運動目標檢測方面常用的方法有背景差分法，這種方法事先把背景圖像存儲下來，然后將前景圖像與背景圖像作差，利用兩幅圖像相減所獲取的具有動態(tài)特性變化的部分對可疑區(qū)域進行判定[6-7]。

id(x,y,i)=f(x,y,i)-b(x,y)

(1)

式中,id(x,y,i)為差值圖像，b(x,y)為背景圖像，圖像系列為f(x,y,i)，(x,y)為圖像位置坐標，i為圖像幀數(shù)。一般情況下，由于運動物體在灰度上與背景灰度存在著很明顯的差異，這樣作差之后的差值圖像只是在運動物體處有較大的灰度值。選取適當?shù)拈撝礣，差值圖像的灰度值大于T，則bid(x,y,i)=1，灰度值小于T，則bid(x,y,i)=0。

(2)

這種方法的優(yōu)點是對運動目標的檢測十分有效而且對發(fā)生變化的圖像很敏感，尤其適用于背景基本無變化且前景圖與背景圖灰度值相差較大的情況下。與之對應的是，當目標區(qū)域背景圖像長時間內(nèi)不斷發(fā)生變化，這種方法的檢測精度便會大幅下滑[8]。

2.2 圖像觸發(fā)算法

針對線陣CCD精度靶采集速度快，圖像差別小的特點，設計了如下圖像觸發(fā)算法，算法流程如圖2所示。

圖2 圖像觸發(fā)算法流程圖

首先將第一幀圖像作為背景圖像，隨后將當前幀圖像與背景圖像作差，得到差值圖像為：

D(x,y)=|Bi(x,y)-Bi-1(x,y)|

(3)

式中,Bi-1(x,y)為背景圖像，Bi(x,y)為當前幀圖像，D(x,y)為當前幀圖像。隨后根據(jù)閾值對背景圖像進行更新，背景圖像為：

B(x,y)=

(4)

式中,TH1為觸發(fā)閾值，TH0為變化閾值，S為比例因子，即當差值圖像灰度值小于變化閾值時認為背景有變化但變化不大，用比例因子S更新背景圖像，當差值圖像灰度值大于變化閾值時，用當前點的灰度值更新背景圖像。相對應的，觸發(fā)信號為：

(5)

式中,C為觸發(fā)信號，1代表有彈丸經(jīng)過，0代表沒有彈丸經(jīng)過，只有當差值圖像灰度值大于觸發(fā)閾值時，才會判斷有彈丸經(jīng)過。

3 圖像觸發(fā)算法實現(xiàn)

3.1 閾值的選擇

為了實現(xiàn)圖像觸發(fā)算法，首先對現(xiàn)有CCD精度靶采集到的圖像進行分析，進一步得到圖像觸發(fā)閾值TH1以及圖像變化閾值TH0。選用MATLAB對現(xiàn)有圖像進行分析并進行后續(xù)的觸發(fā)算法軟件仿真。

操作目前實驗室現(xiàn)有的XGK-CCD-1000型CCD精度靶采集若干圖像，圖3為沒有彈丸經(jīng)過時采集到的圖像，圖4為彈丸經(jīng)過時圖像。圖像分辨率均為2 048*679，對于線陣CCD來說，即圖中共有679幀圖像。

圖3 無彈丸經(jīng)過

圖4 有彈丸經(jīng)過

如圖4所示，實驗彈丸為鋼珠，D=10 mm，用氣槍打出，彈速約為150 m/s，在圖中約占了10行(圖4中最下方中間黑點)。對圖4中相鄰行作差，以便觀察相鄰像素灰度值的變化量，為便于觀察，二值化后得到圖5，其中灰度值大于0的點為白色。

圖5 相鄰行差值圖

圖5灰度值分布直方圖見圖6。

圖6 逐行作差后灰度值分布

圖6中可見，當沒有彈丸經(jīng)過時連續(xù)幀間每個像素灰度值變化多在5以下，變化最大值不超過21。將所得的差值圖利用MATLAB中的graythresh函數(shù)求取閾值，得到的閾值也為5，所以取背景變化閾值TH0為5。

對圖5有彈丸經(jīng)過時采集到的圖片進行處理，提取出彈丸及周邊背景變化區(qū)域的矩形范圍，灰度值分布見圖7右。對圖5中任取一幀背景，灰度值分布見圖7左。

圖7 背景幀與彈丸區(qū)域灰度值對比圖

如圖7所示，背景幀的灰度值大多在200以上，最低不低于90且僅有少量；由于彈丸灰度值分布圖中有大量周圍矩形區(qū)域內(nèi)的背景點，所以灰度值250及以上的點為非有效統(tǒng)計數(shù)據(jù)，可見彈丸灰度值總體較為均衡，中心區(qū)域灰度值達到了50以下。將背景幀灰度值與彈丸區(qū)域灰度值進行對比后，不難發(fā)現(xiàn)，彈丸經(jīng)過CCD相機視場范圍時，灰度值變化非常大，最高可達到230的灰度值變化量，在背景幀灰度值最低值90以下，彈丸還有大約50個像素點。觀察圖6，不難發(fā)現(xiàn)，提取出的噪聲圖像灰度值集中在220到250之間，與彈丸圖像灰度值差別較大。

綜上，現(xiàn)有的XGK-CCD-1000型精度靶光源亮度高且較為穩(wěn)定，取TH0=5為背景變化閾值，TH1=50為彈丸信號觸發(fā)閾值，如圖7所示，即使彈丸經(jīng)過亮度最低的光源點(灰度值為90左右)，也可以確保有足夠多的像素點灰度值低于40可以發(fā)送觸發(fā)信號。依據(jù)彈丸尺寸，精度靶光源工作情況，閾值還可以進行進一步調(diào)整。

3.2 算法硬件實現(xiàn)

本文設計的圖像觸發(fā)算法最終要在FPGA上實現(xiàn)，使用硬件描述語言實現(xiàn)相關算法。使用FPGA可以充分發(fā)揮其硬件并行和流水線技術上的優(yōu)勢，以及設計靈活性好、開發(fā)周期短等特點，從而提高圖像處理速度，滿足精度靶測試系統(tǒng)中的實時性要求。而算法的硬件實現(xiàn)并不是簡單地把操作級算法移植到FPGA，而是把軟件的功能通過修改算法映射到硬件上面。在一些情況下，也許需要修改不同的圖像處理操作來獲得統(tǒng)一的計算結構。這是因為利用并行性操作級算法可以改變很多。對于一些操作，從串行到并行算法的轉(zhuǎn)換是直接的，然而對于其他操作完全是一個嶄新的方法并且算法可能需要重新開發(fā)[9-11]。

所以，針對算法的硬件實現(xiàn)需求，本文選用Verilog HDL語言實現(xiàn)圖像觸發(fā)算法，選用Altera公司的QuartusII 13.1作為開發(fā)平臺，配合ModelSim Starter Edition 10.1 d進行波形仿真。

為了更清楚的描述以及更方便的實現(xiàn)圖像觸發(fā)算法，將觸發(fā)算法分為4個部分：計數(shù)模塊，拼接模塊，信號分割模塊，圖像處理模塊，觸發(fā)總流程如圖8所示。

圖8 基于HDL語言的觸發(fā)流程

如圖8所示，外部信號為時鐘信號與圖像數(shù)據(jù)信號，輸出信號為觸發(fā)信號。計數(shù)模塊負責將接收到的像素數(shù)進行計數(shù)，直到達到一幀圖像的像素數(shù)，此時發(fā)出溢出信號；拼接模塊將圖像數(shù)據(jù)信號進行拼接，將每個時鐘接收到的像素拼接為一幀完整的圖像，將單幀圖像輸出；信號分割模塊根據(jù)溢出信號將拼接好的單幀信號分別存儲為當前幀圖像信號與上一幀圖像信號并進行輸出；圖像處理模塊實時更新背景圖像，將當前幀圖像與背景圖像作差，根據(jù)閾值TH0更新背景，根據(jù)閾值TH1發(fā)出觸發(fā)信號。

4 實驗結果和分析

4.1 MATLAB仿真結果

按照圖2所示總體流程編寫MATLAB代碼，取TH0=5、TH1=50，對圖3進行處理識別的結果見圖9，對圖4進行處理識別的結果見圖10。

圖9 無彈丸經(jīng)過時的處理結果

圖10 有彈丸經(jīng)過時的處理結果

由圖9中可見，對于圖3所示沒有彈丸經(jīng)過時采集到的圖像，本文設計的圖像觸發(fā)算法成功分離出了背景圖像并且輸出觸發(fā)信號C=0，即不發(fā)送觸發(fā)電平。

由圖10中可見，對于圖4所示有彈丸經(jīng)過時采集到的圖像，本文設計的圖像觸發(fā)算法成功將彈丸信號濾掉，從而得到?jīng)]有彈丸的背景圖像，并且輸出觸發(fā)信號C=1，即向圖像采集卡發(fā)送觸發(fā)電平。

MATLAB仿真驗證了本課題方法的合理性并且通過進一步實驗找到了合理的閾值，為后續(xù)的觸發(fā)算法硬件實現(xiàn)打下了基礎。

4.2 硬件實現(xiàn)結果

按照圖8所示的硬件觸發(fā)流程用Verilog HDL語言描述各個模塊的具體功能。其中，計數(shù)模塊輸入為時鐘信號，輸出為溢出信號，目的是對FPGA接收到的像素數(shù)進行計數(shù)，當接收到一幀圖像的像素數(shù)時發(fā)出溢出信號，用于后續(xù)處理；拼接模塊輸入為時鐘信號CLK及計數(shù)模塊發(fā)送的溢出信號F以及FPGA接收到的圖像數(shù)據(jù)數(shù)組D，目的是將接收到的圖像數(shù)據(jù)拼接為一幀圖像并輸出；信號分割模塊輸入為單幀圖像的數(shù)組line，時鐘信號CLK與溢出信號F，目的是分離出當前幀圖像line_now與前一幀圖像line_fw并進行輸出；圖像處理模塊輸入為當前幀圖像數(shù)據(jù)信號line_now，上一幀圖像信號line_fw，以及時鐘信號clk1，目的是將當前幀圖像與上一幀圖像逐像素作差，根據(jù)差值與閾值TH0、TH1的大小關系更新背景求得差值圖像并發(fā)送觸發(fā)信號t_s，設置參數(shù)觸發(fā)閾值T(TH0)為50，背景閾值T0(TH1)為5。

針對現(xiàn)有的線陣CCD精度靶的相機參數(shù)，每個時鐘周期接收到8個像素，每幀圖像有2 048個像素，時鐘頻率為85 MHz[12]。即需要256個時鐘周期才能接收到完整的一幀圖像，所以設置參數(shù)N為計數(shù)模塊的計數(shù)上限為256，時鐘周期設為T=10 ns，參數(shù)b為每幀圖像所包含的像素數(shù)為2048。隨后，分別對各個模塊進行功能仿真，以驗證各自的功能。

將上述各個模塊的接口相互對應并拼接起來再對代碼進行簡單修改便可以得到頂層模塊，頂層模塊包含了工程中所有的底層模塊，最后目的為實現(xiàn)圖像觸發(fā)功能。頂層模塊原理圖如圖11所示，輸入為時鐘信號CLK及圖像數(shù)據(jù)D，輸出為觸發(fā)信號t_s，溢出信號F、單幀圖像line、當前幀圖像line_now、前一幀圖像line_fw為中間信號，設置為輸出信號方便觀察仿真波形。

圖11 頂層原理圖

編寫verilog test bench文件，將CLK時鐘信號周期T設為10 ns，D隨著時鐘信號的上升沿發(fā)生變化，每6個時鐘周期為一個循環(huán)。同樣為了方便仿真時觀察波形，取參數(shù)N=2，b=16，同時D位寬為64，表示每幅圖像有16個像素，每2個時鐘周期可以傳輸一幀圖像。仿真結果如圖12所示。

圖12 頂層仿真圖

如圖12所示，D接收到的數(shù)據(jù)信號在test bench里設為16進制的全為0、1、2、3、1、4的循環(huán)，每兩組數(shù)據(jù)16個像素為一行圖像，即第一行為00、11組成的16進制數(shù)據(jù)，第二行為22、33組成的16進制數(shù)據(jù)，第三行為11、44組成的16進制數(shù)據(jù)。根據(jù)上文設置的閾值T=50，只有第三行包含了彈丸信號。其中除了判斷觸發(fā)信號t_s的發(fā)送在時鐘下降沿執(zhí)行，其它過程塊均在時鐘上升沿執(zhí)行?？梢?，觸發(fā)信號的第一次產(chǎn)生在123 ns左右，而開始接收到與第三行相差較大的第四行數(shù)據(jù)時為80 ns時刻，觸發(fā)延時為43 ns左右。

考慮到圖像信號傳輸中的延時23.3 ns，觸發(fā)延時大約為70 ns左右。雖然仿真時假設每幀圖像只有16個像素，但FPGA中的并行執(zhí)行結構導致運行速度并不會因為像素數(shù)的增多而變慢太多，考慮到此，整體的觸發(fā)延時最終不會超過100 ns。

5 結束語

針對現(xiàn)有CCD精度靶結構復雜觸發(fā)精度低的問題，設計一種圖像觸發(fā)算法，用于精簡精度靶結構，提高觸發(fā)精度。其結論如下：

1)根據(jù)現(xiàn)有CCD精度靶采集到的圖像，利用MATLAB分析研究了其圖像特征，針對性的設計出圖像觸發(fā)算法并進行了驗證，可以實現(xiàn)圖像觸發(fā)的基本邏輯功能。

2)隨后將設計的圖像觸發(fā)算法用Verilog HDL語言實現(xiàn)并進行時序仿真，仿真結果表明可以滿足圖像觸發(fā)的時間要求。

3)觸發(fā)算法后續(xù)還需要搭建電路平臺進行調(diào)試。但經(jīng)過實驗分析，算法已經(jīng)在邏輯功能和時序上完全滿足線陣CCD精度靶的測試要求。