， ， ， ，

(航天恒星科技有限公司，北京 100086)

0 引言

近年來(lái)，皮納型微小衛(wèi)星憑借在發(fā)射靈活、成本低、應(yīng)用廣泛、研制周期短和可一箭多星等方面的優(yōu)勢(shì)，而且通過(guò)構(gòu)建低成本的星座和編隊(duì)，能完成單顆大衛(wèi)星難以執(zhí)行的空間任務(wù)，成為當(dāng)前國(guó)際空間技術(shù)研究的熱點(diǎn)[1]。但由于體積的限定，皮納型衛(wèi)星在應(yīng)用中也存在一些限制，如平臺(tái)空間有限、功率有限、成本有限等，從而對(duì)皮納型微小衛(wèi)星的星上設(shè)備和有效載荷提出了更高的技術(shù)要求：小型化、低功耗、低成本、高可靠性等。

隨著微電子技術(shù)的飛速發(fā)展以及空間任務(wù)對(duì)高性能需求的日益增強(qiáng)，現(xiàn)有的宇航級(jí)抗輻射器件和技術(shù)已經(jīng)遠(yuǎn)遠(yuǎn)不能滿(mǎn)足目前空間飛行器高性能系統(tǒng)的需求，使得高性能商用器件(COTS)在空間的應(yīng)用成為可能。相對(duì)于抗輻射宇航級(jí)器件而言，COTS器件具有高集成、高密度、功耗低、價(jià)格低、易于采購(gòu)、設(shè)計(jì)靈活、性能好等優(yōu)點(diǎn)[2]。隨著SoC技術(shù)的發(fā)展，使得由多個(gè)分立器件實(shí)現(xiàn)的功能集成到單芯片上，

具有功耗低、集成度高、系統(tǒng)靈活性高等優(yōu)勢(shì)，這樣可以大幅度提高芯片的集成度和性能，對(duì)于電路的高度集成化具有重要的意義。因此把先進(jìn)的COTS器件和SoC應(yīng)用于皮納型微小衛(wèi)星，能很好滿(mǎn)足皮納型衛(wèi)星對(duì)星載設(shè)備和有效載荷技術(shù)要求[3-4]。

導(dǎo)航接收機(jī)作為衛(wèi)星上必不可少的組成部分，為衛(wèi)星等空間飛行器提供精確的定位、定軌與授時(shí)服務(wù)。應(yīng)用于皮納型微小衛(wèi)星的導(dǎo)航接收機(jī)既要滿(mǎn)足微小衛(wèi)星小型化、低功耗的要求，又要滿(mǎn)足空間飛行器高性能系統(tǒng)的需求。通過(guò)對(duì)國(guó)內(nèi)外皮納型衛(wèi)星導(dǎo)航接收機(jī)應(yīng)用情況的調(diào)研可以發(fā)現(xiàn)，當(dāng)前基于COTS器件和SoC的衛(wèi)星導(dǎo)航接收機(jī)在國(guó)外皮納型衛(wèi)星中已經(jīng)得到了較為普遍的應(yīng)用[5]，但在國(guó)內(nèi)，鑒于只有少數(shù)幾家單位在進(jìn)行皮納衛(wèi)星的研究，采用COTS器件和SoC來(lái)設(shè)計(jì)星載微型導(dǎo)航接收機(jī)還處于起步階段。因此，有必要開(kāi)發(fā)出一款基于COTS器件和SoC的星載微型導(dǎo)航接收機(jī)，既滿(mǎn)足皮納型衛(wèi)星小型化、低功耗的要求，又能滿(mǎn)足皮納型衛(wèi)星較高的性能需求。

本文結(jié)合COTS組件和 SoC 技術(shù)的優(yōu)勢(shì)及特點(diǎn)，在此基礎(chǔ)上提出了一種COTS+SoC的星載微型導(dǎo)航接收機(jī)的硬件設(shè)計(jì)方法。在介紹整個(gè)接收機(jī)硬件架構(gòu)的基礎(chǔ)上，對(duì)每個(gè)模塊的組成和功能進(jìn)行了詳細(xì)的敘述，并針對(duì)COTS器件本身抗輻照性能較差進(jìn)行了專(zhuān)門(mén)的防護(hù)，最后針對(duì)SoC片上資源和性能進(jìn)行了分析，確認(rèn)了接收機(jī)可以實(shí)現(xiàn)定位、定軌和授時(shí)等服務(wù)。

1 星載微型導(dǎo)航接收機(jī)指標(biāo)分解

根據(jù)皮納型衛(wèi)星的特點(diǎn)和功能需求，得到星載微型導(dǎo)航接收機(jī)的指標(biāo)如表1所示。

表1 COTS組件微型星載導(dǎo)航接收機(jī)指標(biāo)分解

2 星載微型導(dǎo)航接收機(jī)硬件總體設(shè)計(jì)

由于皮納型微小衛(wèi)星體積的限制，星載微型導(dǎo)航接收機(jī)為單板結(jié)構(gòu)，主要由GNSS射頻模塊、基帶處理及接口模塊、時(shí)鐘模塊和電源管理模塊四部分組成，如圖1所示。

其中，GNSS射頻模塊完成GNSS信號(hào)的放大、濾波、下變頻及AD采樣處理，并將獲得的數(shù)字中頻信號(hào)提供給基帶處理模塊[6-7]?；鶐幚砑敖涌谀K完成捕獲、跟蹤、位同步、幀同步及定位解算等一系列處理，最后將定位定軌結(jié)果按照數(shù)據(jù)格式通過(guò)對(duì)外通信接口發(fā)送至數(shù)管單元。時(shí)鐘電路主要為射頻電路模塊GNSS射頻芯片提供基準(zhǔn)時(shí)鐘，為基帶模塊提供工作時(shí)鐘及采樣時(shí)鐘，可以完成內(nèi)外鐘切換，滿(mǎn)足不同應(yīng)用需求。電源管理模塊主要實(shí)現(xiàn)電壓轉(zhuǎn)換，為射頻電路、基帶處理電路以及時(shí)鐘電路提供穩(wěn)定的電壓。

圖1 星載微型導(dǎo)航接收機(jī)系統(tǒng)架構(gòu)框圖

2.1 GNSS射頻模塊

射頻模塊將從無(wú)源天線(xiàn)接收的GNSS射頻信號(hào)通過(guò)兩級(jí)LNA放大，通過(guò)一分四功分器將4路射頻信號(hào)分別送入至四個(gè)預(yù)選頻濾波器，將L1、L2、B1、B2頻點(diǎn)信號(hào)分別濾出，最終濾出的信號(hào)輸入至GNSS射頻芯片，每個(gè)射頻芯片完成兩路射頻信號(hào)的下變頻和AD轉(zhuǎn)換。GNSS 射頻模塊輸出的數(shù)字中頻信號(hào)傳輸?shù)交鶐幚砟K進(jìn)行處理。

低噪聲放大器完成對(duì)GPS-L1、L2，BD2-B1、B2信號(hào)的低噪聲放大功能，其指標(biāo)滿(mǎn)足前置放大器對(duì)信號(hào)增益、噪聲系數(shù)、功耗等技術(shù)指標(biāo)的要求。低噪聲放大器(LNA)分為一級(jí)LNA與二級(jí)LNA，一級(jí)LNA采用噪聲系數(shù)較低的低噪聲放大器，噪聲系數(shù)：≤1 dB，優(yōu)先放在第一級(jí)，兩路低噪放的增益為≥42 dB。較低的噪聲系數(shù)和合適的增益能夠使接收機(jī)有較好的靈敏度指標(biāo)。

設(shè)計(jì)中所選的GNSS射頻芯片是專(zhuān)為RNSS測(cè)量型接收機(jī)開(kāi)發(fā)的雙通道射頻電路，集成混頻器、中頻低通濾波器、可變?cè)鲆娣糯笃?、頻率合成器以及模數(shù)轉(zhuǎn)換器，僅需外接LC中頻濾波器，從而實(shí)現(xiàn)模塊體積的小型化和低功耗要求。集成雙路下變頻通道，四位模數(shù)轉(zhuǎn)換器，支持多種RNSS導(dǎo)航協(xié)議，采用18 mm×18 mm QFP64塑封。GNSS射頻芯片在工作時(shí)，需要配置外部濾波器對(duì)射頻頻點(diǎn)進(jìn)行預(yù)選頻，同時(shí)需要對(duì)一次下變頻信號(hào)進(jìn)行濾波，根據(jù)射頻和中頻頻點(diǎn)選用合適的中心頻點(diǎn)濾波器。GNSS射頻芯片外接10 MHz參考時(shí)鐘，通過(guò)SPI接口可以方便的進(jìn)行內(nèi)部本振和寄存器配置，用于處理兩路射頻信號(hào)下變頻，通過(guò)兩路4位數(shù)字中頻輸出，其典型電路如圖2所示。

圖2 GNSS射頻芯片電路圖

2.2 基帶處理及接口模塊

星載微型導(dǎo)航接收機(jī)基帶處理及接口模塊對(duì)數(shù)字中頻信號(hào)進(jìn)行捕獲、跟蹤與測(cè)量，實(shí)現(xiàn)對(duì)導(dǎo)航信號(hào)的解擴(kuò)、解調(diào)、導(dǎo)航解算和原始觀(guān)測(cè)量采集，并完成對(duì)外通信功能[8]；具體包括如下主要功能：

1)多通道數(shù)字相關(guān)器+導(dǎo)航解算處理器芯片；

2)SDRAM：SOC程序運(yùn)行與數(shù)據(jù)存儲(chǔ)區(qū)；

3)FLASH：SOC程序存儲(chǔ)區(qū)；

4)DC/DC-LDO：電源轉(zhuǎn)換芯片；

5)對(duì)外接口通信芯片。

多通道數(shù)字相關(guān)器由SoC芯片上的FPGA實(shí)現(xiàn)，來(lái)自于射頻板的數(shù)字中頻信號(hào)輸入數(shù)字相關(guān)器內(nèi)，完成載波剝離、碼剝離，根據(jù)任務(wù)需求可完成信號(hào)快速捕獲、通道相關(guān)等功能。

導(dǎo)航信息處理由SoC芯片上ARM處理器來(lái)完成，處理器從多通道數(shù)字相關(guān)器中獲取觀(guān)測(cè)衛(wèi)星的累加量數(shù)據(jù)和測(cè)量量數(shù)據(jù)，根據(jù)累加量對(duì)載波殘余頻/相差、偽碼殘余相差進(jìn)行修正，根據(jù)測(cè)量量數(shù)據(jù)獲得各跟蹤衛(wèi)星信號(hào)的偽距信息；經(jīng)過(guò)解算后生成衛(wèi)星的定位、測(cè)速結(jié)果。其中ARM處理器及RS232芯片和CAN芯片共同完成與衛(wèi)星星務(wù)、衛(wèi)星數(shù)傳系統(tǒng)的遙測(cè)遙控、科學(xué)數(shù)據(jù)傳輸?shù)热蝿?wù)。

SoC處理器包含ARM處理器與FPGA邏輯部分，處理器最高頻率700 MHz，具有256 KB片上存儲(chǔ)器。支持外部存儲(chǔ)器接口和一系列豐富的I/O外設(shè)，這些外設(shè)主要包括DDR內(nèi)存、JTAG接口、UART接口、USB接口、CAN總線(xiàn)接口、I2C總線(xiàn)接口、SPI總線(xiàn)接口、XADC接口和以太網(wǎng)接口等，基帶處理模塊外掛一片512 K×32×4 banks DDR SRAM用于數(shù)據(jù)及程序緩存。外掛一片SPI FLASH 用于程序存儲(chǔ)器，用于SOC進(jìn)行加載程序。

星載微型導(dǎo)航接收機(jī)對(duì)外接口電路設(shè)計(jì)上充分利用SOC豐富的接口資源，設(shè)計(jì)有RS-232接口、SPI接口、CAN總線(xiàn)接口、I2C等通信接口，設(shè)計(jì)有RS422差分電平和TTL電平的TMARK秒脈沖接口，在對(duì)外接口設(shè)計(jì)上考慮可靠性及抗干擾性設(shè)計(jì)，可以滿(mǎn)足各種衛(wèi)星應(yīng)用需求。

2.3 時(shí)鐘模塊

為了保證射頻芯片、射頻混頻器和中頻混頻器正常工作，輸出頻率穩(wěn)定，必須保證接入射頻芯片的10MHz信號(hào)穩(wěn)定。溫補(bǔ)晶振要選擇溫度指標(biāo)較高，抗振動(dòng)能力較強(qiáng)的晶振?？梢允菇邮諜C(jī)適應(yīng)溫度變化和一定的振動(dòng)。保證接收機(jī)性能指標(biāo)，適應(yīng)星上相關(guān)環(huán)境。溫補(bǔ)晶振采用的超穩(wěn)定的產(chǎn)品，符合應(yīng)用需求的各項(xiàng)指標(biāo)，產(chǎn)品性能穩(wěn)定，封裝小，功率小，精度高。經(jīng)過(guò)有關(guān)型號(hào)在軌飛行驗(yàn)證，性能指標(biāo)滿(mǎn)足使用要求。另外設(shè)計(jì)上設(shè)計(jì)了時(shí)鐘選擇電路?？梢越尤胪獠扛哔|(zhì)量的時(shí)鐘輸入，在外部時(shí)鐘信號(hào)滿(mǎn)足使用條件時(shí)，優(yōu)先使用外部時(shí)鐘；當(dāng)外部時(shí)鐘信號(hào)質(zhì)量下降時(shí)，則選擇使用板上的溫補(bǔ)晶振作為10 MHz時(shí)鐘源。

圖3 內(nèi)外部時(shí)鐘切換電路

具體工作原理是外部時(shí)鐘經(jīng)過(guò)功率檢測(cè)器與比較器預(yù)設(shè)的幅值進(jìn)行比較，如果低于預(yù)設(shè)的幅值，則通過(guò)比較器的輸出管腳控制模擬開(kāi)關(guān)的選通，將內(nèi)部溫補(bǔ)晶振輸出的10MHz信號(hào)輸出至射頻芯片。

2.4 電源管理模塊

電源管理模塊完成整機(jī)一次電源到二次電源的變換工作。整板所需的電源包括3.3 V、1.8 V和1.0 V。其中，1.0 V為SoC芯片的核心供電，1.8 V為SOC輔助電壓，工作電流較大，為了提高電源效率，減少功耗，因此由DC/DC完成該電壓變換。在上電順序上考慮核電壓先上電，外圍電壓后上電的策略。通過(guò)上電順序控制，保證SOC上電加載的可靠性，避免出現(xiàn)加載不起來(lái)，加載過(guò)程異常等問(wèn)題。射頻模塊所需3.3 V為10 MHZ時(shí)鐘電路，低噪放電路、射頻芯片電路供電。這部分電路對(duì)電源的紋波和噪聲要求較高，選用低壓差線(xiàn)性穩(wěn)壓器(LDO)來(lái)完成，LDO可以提供較好的電源，具有較小的電源紋波和噪聲，同時(shí)電路設(shè)計(jì)中選擇合適的濾波電容，進(jìn)一步提高電源質(zhì)量。防止射頻芯片、時(shí)鐘電路、放大電路通過(guò)電源噪聲相互干擾。使射頻性能較好的發(fā)揮。另外在射頻PCB電源走線(xiàn)上采用星型走線(xiàn)拓?fù)浣Y(jié)構(gòu)，進(jìn)一步減少不同射頻電源之間的干擾。電源管理模塊的芯片具有限流功能，電路設(shè)計(jì)考慮單粒子效應(yīng)的防護(hù)。

3 空間環(huán)境效應(yīng)防護(hù)設(shè)計(jì)

近地空間環(huán)境由多種環(huán)境要素組成，其中對(duì)衛(wèi)星存在較大影響的主要有太陽(yáng)電磁輻射，地球中性大氣、地球電離層、地球磁場(chǎng)、等離子體、空間帶電粒子輻射等。這些空間環(huán)境要素單獨(dú)地或共同的與運(yùn)行在近地軌道的航天器發(fā)生相互作用，產(chǎn)生各種空間環(huán)境效應(yīng)，進(jìn)而對(duì)航天器的安全運(yùn)行產(chǎn)生影響。這些現(xiàn)象中對(duì)接收機(jī)直接產(chǎn)生影響的是空間帶電粒子輻射和總劑量輻射?？臻g輻射是影響航天設(shè)備可靠性最重要的因素之一，航天產(chǎn)品設(shè)備內(nèi)部的元器件因輻射失效，將導(dǎo)致單機(jī)失效，最終將導(dǎo)致整個(gè)系統(tǒng)部分功能喪失。COTS器件屬于低可靠產(chǎn)品，器件本身抗輻照性能較差，因此基于COTS器件星載GNSS接收機(jī)空間環(huán)境效應(yīng)防護(hù)技術(shù)需要 重點(diǎn)考慮，需進(jìn)行總劑量、SEL和SEU防護(hù)設(shè)計(jì)[9-11]。

在航天器元器件抗輻射能力保證中，所用的輻射環(huán)境數(shù)據(jù)和元器件抗輻射能力數(shù)據(jù)存在一定的不確定度，元器件與同批其它元器件間存在個(gè)體差異，使得元器件抗輻射能力數(shù)據(jù)存在一定的不確定度。應(yīng)綜合考慮工程的性質(zhì)、重要性、成本、難度、進(jìn)度、可靠性等多種工程因素，給出元器件的MRDM(最小輻射設(shè)計(jì)裕度)。GNSS接收機(jī)的抗總劑量的主要措施有：

1)進(jìn)行容差設(shè)計(jì)，接收機(jī)在容差設(shè)計(jì)時(shí)，考慮輻射效應(yīng)導(dǎo)致元器件性能漂移的因素。根據(jù)輻照參數(shù)變化，在設(shè)計(jì)上留有一定的設(shè)計(jì)余量，使芯片工作在變化范圍以?xún)?nèi)，防止電參數(shù)變化導(dǎo)致系統(tǒng)工作異常。容差設(shè)計(jì)是容易實(shí)現(xiàn)且代價(jià)最小的抗輻射加固方法；

2)進(jìn)行了局部屏蔽，對(duì)輻射敏感元器件SOC等進(jìn)行局部屏蔽，可降低輻射敏感元器件受到的累積輻射劑量。屏蔽加固的缺點(diǎn)是增加了航天器的重量和體積。

3)進(jìn)行備份設(shè)計(jì)，MOS器件不通電時(shí)，其電離輻射損傷比通電時(shí)要小。因此，可采用冷備份(冗余設(shè)計(jì))增加接收機(jī)在軌間歇時(shí)間，提高元器件在輻射環(huán)境中的工作壽命。可以對(duì)局部電路或者整機(jī)進(jìn)行備份設(shè)計(jì)。

GNSS接收機(jī)的抗單粒子閂鎖的主要措施：

1)選用的電源DC/DC模塊具有過(guò)流輸出截止的功能：

2)限流穩(wěn)壓模塊LDO的輸出有限流保護(hù)功能，如果限流穩(wěn)壓模塊LDO的后端某一模塊發(fā)生SEL現(xiàn)象，LDO即輸出限流，保護(hù)共用電源的其他模塊正常工作[12]；

3)集成芯片所有未使用端按邏輯要求接固定態(tài)處理；

4)接收機(jī)具有遙控?cái)嚯娭貑?dòng)功能，當(dāng)接收機(jī)在軌出現(xiàn)SEL時(shí)，可以通過(guò)遙控，使接收機(jī)斷電或重新啟動(dòng)，以解除鎖定、進(jìn)行故障隔離、防止危害擴(kuò)大[13]。

5)充分利用SoC芯片可利用資源，采用SoC片上ADC子系統(tǒng)來(lái)實(shí)時(shí)的監(jiān)測(cè)電壓，以此來(lái)進(jìn)行閂鎖監(jiān)測(cè)，當(dāng)檢測(cè)到電流過(guò)大時(shí)，及時(shí)通過(guò)LDO芯片的使能管腳及時(shí)切斷供電。

抗單粒子翻轉(zhuǎn)的主要措施：

1)重要運(yùn)行程序三備份：重要運(yùn)行程序存儲(chǔ)在FLASH中，分別存儲(chǔ)在三個(gè)地址里，進(jìn)行三取二判決后進(jìn)行程序加載[14]；

2)SoC片內(nèi)通過(guò)處理器實(shí)現(xiàn)對(duì)FPGA部分的加載與重配置。處理器完成FPGA部分的加載后，實(shí)時(shí)監(jiān)控相關(guān)狀態(tài)量，偵測(cè)到SEU后，由處理器對(duì)FPGA進(jìn)行重配置，消除SEU故障[15]；

3)針對(duì)部分存儲(chǔ)器專(zhuān)門(mén)進(jìn)行了EDAC設(shè)計(jì)，可以實(shí)現(xiàn)對(duì)存儲(chǔ)器糾1檢2的糾檢錯(cuò)功能，同時(shí)能夠?qū)RM內(nèi)部的RAM區(qū)舉行檢錯(cuò)，將檢驗(yàn)結(jié)果提供給ARM做相對(duì)應(yīng)處理;

4)使用SOC對(duì)GNSS射頻芯片進(jìn)行回讀監(jiān)控，監(jiān)控SPI內(nèi)部寄存器狀態(tài)，出現(xiàn)寄存器值翻轉(zhuǎn)時(shí)重新配置。

4 測(cè)試驗(yàn)證

根據(jù)上述設(shè)計(jì)得到基于COTS SoC的星載微型導(dǎo)航接收機(jī)原理樣機(jī)，該接收機(jī)尺寸大小為100mm×60mm，重量約45g，功耗約為3W，兼容處理GPS L1/L2、BD2 B1/B2信號(hào)能力，符合皮納型衛(wèi)星對(duì)導(dǎo)航接收機(jī)提出的應(yīng)用要求。

圖4 COTS接收機(jī)實(shí)物圖

圖5 COTS接收機(jī)測(cè)試驗(yàn)證平臺(tái)

通過(guò)搭建圖4所示的測(cè)試驗(yàn)證平臺(tái)，采取實(shí)際收星測(cè)試和高動(dòng)態(tài)仿真測(cè)試相結(jié)合的方法進(jìn)行測(cè)試驗(yàn)證。通過(guò)用GNSS信號(hào)源和實(shí)際收星測(cè)試，同時(shí)進(jìn)行拷機(jī)測(cè)試，對(duì)定位、定軌和授時(shí)等數(shù)據(jù)進(jìn)行分析和處理，基于COTS SoC的星載微型導(dǎo)航接收機(jī)原理樣機(jī)的各項(xiàng)指標(biāo)均能滿(mǎn)足表1中的各項(xiàng)技術(shù)指標(biāo)。

測(cè)試結(jié)果表明基于COTS SoC的星載微型導(dǎo)航接收機(jī)的各項(xiàng)性能指標(biāo)均滿(mǎn)足皮納型衛(wèi)星小型化、低功耗、高性能、高可靠等需求。

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了一種基于COTS SoC實(shí)現(xiàn)的星載微型導(dǎo)航接收機(jī)，該星載微型導(dǎo)航接收機(jī)具有質(zhì)量輕、尺寸小、成本低、可靠性高，兼容處理GPS L1/L2、BD2 B1/B2信號(hào)能力，可完成雙模、雙頻等多種模式的配置的特點(diǎn)，采取了相關(guān)的抗輻照設(shè)計(jì)，符合皮納型衛(wèi)星對(duì)導(dǎo)航接收機(jī)提出的技術(shù)要求，整個(gè)設(shè)計(jì)為微小衛(wèi)星的星載導(dǎo)航提供了一個(gè)新的思路，具有一定的工程應(yīng)用價(jià)值。通過(guò)測(cè)試分析，該接收機(jī)符合微納衛(wèi)星導(dǎo)航接收機(jī)的應(yīng)用條件，可為皮納型衛(wèi)星提供定位、授時(shí)等導(dǎo)航應(yīng)用服務(wù)。