張海鵬,何 健,白建玲,張 強(qiáng),王 穎,王 彬
(杭州電子科技大學(xué) 電子信息學(xué)院,浙江 杭州 310018)
絕緣層上半導(dǎo)體(Semiconductor on Insulator,SOI)高壓集成電路因其絕緣性能好、工作速度快、熱穩(wěn)定性好和抗輻照能力強(qiáng)等優(yōu)點(diǎn)己成為功率集成電路(Smart Power Integrated Circuits,SPIC)的重要發(fā)展方向[1-3]?;赟OI材料的橫向絕緣柵極雙極晶體管(Lateral Insulated Gate Bipolar Transistor,LIGBT)由于隔離性能好、寄生電容小、漏電流小及集成度高等優(yōu)點(diǎn)被廣泛應(yīng)用到智能功率集成電路中[4-8]。Ey Goo Kang等人首次將槽柵(Trench Gate,TG)電極引入到了SOI LIGBT中,提高了器件的通態(tài)電流密度和擊穿電壓[9],但傳統(tǒng)的槽柵SOI LIGBT已不能滿足日益發(fā)展的SPIC對(duì)耐壓性能和大電流處理能力的要求。因此,探索新器件結(jié)構(gòu)、進(jìn)一步改善器件性能已成為SPIC領(lǐng)域研究的熱點(diǎn)之一。
在本文中,針對(duì)實(shí)際應(yīng)用中SOI LIGBT耐壓性能和大電流處理能力遭遇瓶頸的問題,在文獻(xiàn)[10~12]的基礎(chǔ)上,根據(jù)現(xiàn)有的具有P埋層(Buried P-type Layer,BPL)和槽柵極SOI LIGBT結(jié)構(gòu),結(jié)合已有BPL SOI LIGBT器件結(jié)構(gòu)特點(diǎn)及其工作機(jī)理,提出一種槽柵極縱向雙單元(Vertical Double Cells,VDC) SOI LIGBT器件結(jié)構(gòu)。采用世界權(quán)威的嵌有TSUPREM-IV的TCAD (Technology Computer Aided Design)軟件對(duì)這種TG VDC SOI LIGBT器件進(jìn)行電學(xué)特性仿真,試驗(yàn)結(jié)果證明其具有良好的電學(xué)特性,可以滿足SPIC的發(fā)展需要[13-14]。
圖1(a)和圖1(b)分別圖示出TG SOI LIGBT、TG VDC SOI LIGBT結(jié)構(gòu)示意圖。為了描述方便,本文簡(jiǎn)稱TG SOI LIGBT為TG結(jié)構(gòu)、TG VDC SOI LIGBT為TG VDC結(jié)構(gòu)。圖1中,D為漏極,G為柵極,S為源極,P-well為P阱,最下層為硅襯底(Silicon-Substrate,Si-Sub)。TG VDC結(jié)構(gòu)是在TG結(jié)構(gòu)的漂移區(qū)(N-type drift region,N-drift region)中沿縱向適當(dāng)位置再引入了一個(gè)平行于初始埋氧層(Buried Oxide,BOX)的第二埋氧層。在第二埋氧層的上下兩側(cè)形成并聯(lián)的兩個(gè)TG結(jié)構(gòu)單元的新結(jié)構(gòu)。TG結(jié)構(gòu)和TG VDC結(jié)構(gòu)的對(duì)應(yīng)區(qū)域摻雜濃度均相同。TG結(jié)構(gòu)橫向P阱結(jié)界面與集電結(jié)界面間距為9 μm,第一埋氧層厚度為0.05 μm,二者柵極長(zhǎng)度均為3.24 μm,柵極對(duì)應(yīng)的溝槽深度為3.5 μm,柵氧化層厚度為40 nm。第二埋氧層長(zhǎng)度為10.5 μm,厚度為1.5 μm。BPL層的雜質(zhì)濃度為4e18·cm-3。
圖1 SOI LIGBT器件橫向截面結(jié)構(gòu)示意圖
TG VDC SOI LIGBT的結(jié)構(gòu)特點(diǎn)和工藝難點(diǎn)在于新引入的第二埋氧層部分。隨著集成電路工藝的發(fā)展,選擇性外延技術(shù)和DTI(Deep Trench Isolation)刻蝕技術(shù)的工藝也已經(jīng)比較成熟。對(duì)于新結(jié)構(gòu)引入的第二埋氧層可先在初始SOI襯底上進(jìn)行頂層硅膜摻雜,再刻蝕氧化層、外延N型硅、刻蝕掩膜窗口,最后經(jīng)兩次橫向選擇性外延和DTI刻蝕完成。其他工藝步驟和常規(guī)槽柵LIGBT的工藝相同。
器件內(nèi)部的陽(yáng)極P+區(qū)-N漂移區(qū)-P阱構(gòu)成了橫向PNP晶體管。工作時(shí),通過在柵極—源極(或稱陰極)之間加大于閾值電壓VT的正向偏置電壓,使得縱向柵極的硅一側(cè)側(cè)表面形成強(qiáng)反型N溝道[15]。同時(shí),漏極(或稱陽(yáng)極)與源極之間接上一定的正向電壓,此時(shí)源極下方的N+層便向溝道注入大量的電子,在N漂移區(qū)中向P+陽(yáng)極擴(kuò)散漂移,到達(dá)集電結(jié)的邊界并開始積累。降低該P(yáng)N結(jié)在漂移區(qū)一側(cè)的電位,當(dāng)該P(yáng)N結(jié)正偏電壓達(dá)到開啟電壓時(shí),P+區(qū)的空穴就會(huì)大量注入到N型漂移區(qū), 為橫向PNP晶體管提供空穴電流[15],使得橫向PNP晶體管進(jìn)入大注入導(dǎo)通狀態(tài),從而器件充分導(dǎo)通。導(dǎo)通后,P+陽(yáng)極層注入到N漂移區(qū)空穴和源極經(jīng)溝道注入道漂移區(qū)的電子形成等離子體,調(diào)制漂移區(qū)電導(dǎo)率,使得電流密度大大提高,N漂移區(qū)的通態(tài)電阻大大降低。
利用世界權(quán)威的嵌有TSUPREM-IV的TCAD軟件中的器件仿真工具ATLAS對(duì)TG SOI LIGBT與TG VDC SOI LIGBT在可比條件下進(jìn)行了電學(xué)特性仿真測(cè)試實(shí)驗(yàn),實(shí)驗(yàn)結(jié)果分通態(tài)特性、擊穿特性和轉(zhuǎn)移特性三方面進(jìn)行討論。
圖3為TG 結(jié)構(gòu)、TG VDC結(jié)構(gòu)在柵極電壓分別為2 V,5 V,10 V時(shí)的ID-VD輸出特性曲線。從圖3可以看出,TG 結(jié)構(gòu)和TG VDC結(jié)構(gòu)的集電結(jié)開啟電壓比較接近,約為0.7 V。但柵壓為5 V時(shí),可以看到TG 結(jié)構(gòu)產(chǎn)生了明顯的翹曲效應(yīng)[16],這主要和器件的浮體效應(yīng)有關(guān)。TG VDC結(jié)構(gòu)兩層N型漂移區(qū)中下層單元在通態(tài)時(shí)為上層單元的體區(qū)提供了背柵偏置,消除了上層單元的浮體效應(yīng)的影響,從而減弱了翹曲效應(yīng)。
圖2 ID-VD特性曲線
圖3對(duì)圖2漏極電壓從0 V~5 V部分進(jìn)行了放大。根據(jù)圖3所示結(jié)果,柵壓為10 V條件下,當(dāng)二者通態(tài)壓降同取3 V時(shí),TG結(jié)構(gòu)通態(tài)電流為0.28 mA·μm-1,TG VDC結(jié)構(gòu)通態(tài)電流為0.63 mA·μm-1,數(shù)值約為TG SOI LIGBT的2.25倍。當(dāng)二者通態(tài)電流同取0.6 mA·μm-1,TG 結(jié)構(gòu)的通態(tài)壓降為2.8 V,而TG VDC結(jié)構(gòu)的通態(tài)壓降為4.3 V,約比前者降低了65%。同理,通態(tài)電阻也降低了65%。
TG VDC結(jié)構(gòu)通態(tài)電流大、通態(tài)電阻小是因?yàn)槠骷?dǎo)通時(shí),該結(jié)構(gòu)上下兩單元都形成N型導(dǎo)電溝道,兩層N型漂移區(qū)也更有利于導(dǎo)通時(shí)雙極載流子疏運(yùn),從而有利于提高器件導(dǎo)通態(tài)電流密度。TG VDC結(jié)構(gòu)上下兩個(gè)單元漂移區(qū)都將產(chǎn)生電導(dǎo)率調(diào)制效應(yīng),通過降低N型漂移區(qū)的電阻率來降低器件的通態(tài)電阻。
圖3 ID-VD特性曲線部分放大
圖4為柵壓為10 V,漏極電壓為20 V,源極和襯底接地時(shí)TG VDC結(jié)構(gòu)的電流二維分布TCAD仿真結(jié)果。由圖4可見,器件的柵極兩側(cè)分別形成了導(dǎo)電溝道,兩層漂移區(qū)使得電流疏運(yùn)能力更強(qiáng)。
圖4 TG VDC SOI LIGBT二維通態(tài)電流分布
圖5為TG 結(jié)構(gòu)和TG VDC結(jié)構(gòu)的正向阻斷態(tài)擊穿電壓曲線。從圖5中可知,TG結(jié)構(gòu)的正向阻斷態(tài)擊穿電壓約為47 V,而可比條件下,TG VDC結(jié)構(gòu)的正向阻斷態(tài)擊穿電壓約為100 V,超過TG 結(jié)構(gòu)的2倍。
圖5 正向阻斷態(tài)擊穿電壓曲線
圖6(a)和圖6(b)分別圖示出TG結(jié)構(gòu)和TG VDC臨界擊穿電場(chǎng)分布圖。從圖6中可見,當(dāng)器件達(dá)到臨界擊穿狀態(tài)時(shí),TG結(jié)構(gòu)的電場(chǎng)尖峰只出現(xiàn)在P埋層/N漂移區(qū)結(jié)界面。而可比條件下,TG VDC結(jié)構(gòu)上層單元中P阱/N漂移區(qū)結(jié)的拐角處、源極場(chǎng)板邊緣下的硅表面及下層單元的源極側(cè)縱向N漂移區(qū)與橫向N漂移區(qū)拐點(diǎn)處及P埋層/N漂移區(qū)結(jié)一側(cè)的電場(chǎng)尖峰幾乎同時(shí)達(dá)到了各自位置的臨界擊穿電場(chǎng),整體上改善了電場(chǎng)分布的均勻性。這主要和器件的結(jié)構(gòu)有關(guān),根據(jù)RESURF原理,TG VDC結(jié)構(gòu)下層的N型漂移區(qū)可抽象為上層漂移區(qū)的阻性場(chǎng)板,消除了P阱/N漂移區(qū)耗盡層在N型區(qū)域側(cè)下表面擴(kuò)展受抑制現(xiàn)象,從而消除了下表面優(yōu)先擊穿的缺點(diǎn)。此外,呈凹形狀的下層LIGBT漂移區(qū)加大了N型漂移區(qū)的長(zhǎng)度,相比于TG結(jié)構(gòu),下層的LIGBT的電場(chǎng)分布也會(huì)更均勻。
圖6 器件擊穿等勢(shì)線分布圖
圖7為TG結(jié)構(gòu)和TG VDC結(jié)構(gòu)在漏極電壓為3 V時(shí)的轉(zhuǎn)移特性曲線圖。從圖7中可以看出,TG結(jié)構(gòu)的閾值電壓約為1.8 V,而TG VDC結(jié)構(gòu)的閾值電壓都在2 V左右,符合開關(guān)器件的設(shè)計(jì)要求。閾值電壓既不能設(shè)計(jì)的太大也不能太小,太小時(shí),環(huán)境中存在的噪聲等脈沖尖峰可能會(huì)導(dǎo)致器件的誤導(dǎo)通;太大時(shí),柵極的控制電壓也要相應(yīng)提高,增大了器件的輸入功率和開啟時(shí)間。
圖7 轉(zhuǎn)移特性曲線圖
圖8為TG結(jié)構(gòu)和TG VDC結(jié)構(gòu)轉(zhuǎn)移特性的半對(duì)數(shù)坐標(biāo)曲線。從圖8中可見,二者的亞閾值斜率幾乎相等,而在器件的亞閾值區(qū),TG VDC結(jié)構(gòu)的漏電流約比TG結(jié)構(gòu)的漏電流低一個(gè)數(shù)量級(jí);而當(dāng)器件處于截止去時(shí),前者的泄漏電流比后者的降低了一個(gè)數(shù)量級(jí),有效的減小器件關(guān)斷態(tài)靜態(tài)功耗。
本文提出了一種新結(jié)構(gòu)TG VDC SOI LIGBT。當(dāng)器件處于導(dǎo)通態(tài)時(shí),利用柵極兩側(cè)分別形成強(qiáng)反型層及上下兩層N漂移區(qū)來增強(qiáng)電子的注入效率及增強(qiáng)漂移區(qū)電導(dǎo)調(diào)制效應(yīng),從而提高器件大電流處理能力,減小器件的導(dǎo)通電阻。當(dāng)器件處于正向阻斷態(tài)時(shí),TG VDC SOI LIGBT的第二埋氧層將器件分成上下兩層,下層的LIGBT的漂移區(qū)呈現(xiàn)凹形狀,加大了N型漂移區(qū)的長(zhǎng)度,可充當(dāng)上層單元漂移區(qū)的阻性場(chǎng)板,從而改善器件電場(chǎng)分布的均勻性,使得器件在完全耗盡時(shí)可以得到更高的擊穿電壓。采用半導(dǎo)體器件仿真軟件TCAD對(duì)TG SOI LIGBT和TG VDC SOI LIGBT進(jìn)行了器件的電學(xué)特性模擬,結(jié)果表明,在可比結(jié)構(gòu)參數(shù)下,TG VDC SOI LIGBT的通態(tài)電流提高了1.2倍,擊穿電壓提高了1倍,通態(tài)電阻降低了65%,泄漏電流降低了一個(gè)數(shù)量級(jí)。若通過合理的版圖設(shè)計(jì)則可進(jìn)一步顯著提高TG VDC SOI LIGBT器件的電學(xué)性能。這對(duì)于SPIC等電力電子應(yīng)用的節(jié)能降耗、低碳環(huán)保、可持續(xù)發(fā)展具有一定的現(xiàn)實(shí)意義。