（FPGA Based Validation Technique for Advanced Driver Assistance System）

近年來，在汽車行業(yè)中對于ADAS（高級駕駛輔助系統(tǒng)）的研發(fā)呈一個(gè)逐漸增長的趨勢。該系統(tǒng)集成了多個(gè)獨(dú)立的組件，一個(gè)典型的ADAS汽車系統(tǒng)有單個(gè)或多個(gè)雷達(dá)芯片用來發(fā)射和接收電磁波，同時(shí)擁有用于輔助駕駛員決策的數(shù)據(jù)微處理器。雷達(dá)芯片和微控制器擁有多個(gè)共享接口，對系統(tǒng)同步過程有嚴(yán)格的時(shí)間要求。接口的確認(rèn)用于確保系統(tǒng)的高效性和可靠性，該過程是ADAS調(diào)試過程的重要組成部分。為了調(diào)整嚴(yán)格的時(shí)間要求，需要購進(jìn)昂貴的高端設(shè)備來解決該問題。本文采用FPGA（現(xiàn)場可編程門陣列）方法來最小化系統(tǒng)級同步驗(yàn)證方法的成本。該技術(shù)用于驗(yàn)證ADAS的接口驗(yàn)證，同時(shí)用于汽車微控制器和雷達(dá)芯片之間的高速LVDS（低電壓差分信號）和多個(gè)共享接口之間的同步。這種技術(shù)可以廣泛用于不同接口標(biāo)準(zhǔn)的時(shí)間同步。

本文采用FPGA方法來最小化系統(tǒng)級同步驗(yàn)證方法的成本，體現(xiàn)了選擇樣本的靈活性和可配置性。FPGA用于驗(yàn)證雷達(dá)芯片與微控制器之間LVDS接口的可偏性。通過在不同的數(shù)據(jù)速率下輸入不同數(shù)量的偏移量，來驗(yàn)證LVDS和CMOS單端信號接口之間的時(shí)序同步。這使得微控制器的系統(tǒng)驗(yàn)證十分高效且大大降低了成本。所提出的方法將被用于進(jìn)一步驗(yàn)證過程（緩慢，典型，快速等）的偏斜情況。這種方法可以進(jìn)一步擴(kuò)展并用于汽車微控制器中各種接口標(biāo)準(zhǔn)之間的定時(shí)同步驗(yàn)證。