吳紅兵，劉紅俠

?

適用于均衡器系統(tǒng)的高速低失調(diào)限幅放大器

吳紅兵，劉紅俠

(西安電子科技大學(xué)微電子學(xué)院，西安 710071)

基于0.13,μm CMOS 工藝，設(shè)計(jì)了一款適用于均衡器系統(tǒng)的高速低失調(diào)電壓的限幅放大器．電路設(shè)計(jì)中采用有源負(fù)載電感效應(yīng)技術(shù)來提高系統(tǒng)的帶寬；同時，為了優(yōu)化由器件間失配導(dǎo)致的失調(diào)電壓，提出了一種改進(jìn)的失調(diào)電壓消除技術(shù)．通過在負(fù)反饋環(huán)路中使用18,pF的電容來構(gòu)建低頻濾波器，該技術(shù)可以實(shí)現(xiàn)22.8,kHz的高通截止頻率．蒙特卡羅仿真結(jié)果表明，該放大器輸出端的直流失調(diào)電壓均值為78.48,μV，標(biāo)準(zhǔn)差為3.73,mV. 工作在1.8,V電源電壓下，限幅放大器的帶寬為6.0,GHz，增益為24.2,dB，功耗為23.6,mW，版圖面積為0.030,6,mm2(170,μm×180,μm).

限幅放大器；失調(diào)消除技術(shù)；有源負(fù)反饋；均衡器

隨著通訊技術(shù)的快速發(fā)展，系統(tǒng)中數(shù)據(jù)傳輸速率越來越快．由于可以有效地補(bǔ)償因傳輸線的非理想效應(yīng)導(dǎo)致的高頻信號的衰減，均衡器系統(tǒng)現(xiàn)已廣泛應(yīng)用于數(shù)據(jù)傳輸速率達(dá)到Gb/s的高速系統(tǒng)中．作為均衡器系統(tǒng)的重要組成模塊，限幅放大器的性能極為重要，尤其是增益、帶寬和失調(diào)電壓．設(shè)計(jì)中為提高其增益和帶寬，通常限幅放大器采用多級級聯(lián)，并盡量減小信號通路上器件的尺寸，以達(dá)到減小寄生電容的目的，但這不可避免增大了電路的直流失調(diào)電壓，解決上述問題的關(guān)鍵是在電路中加入失調(diào)消除電路．基于開關(guān)電容電路的動態(tài)失調(diào)電壓消除技術(shù)[1]需要周期性的刷新電容上存儲的電荷，不適用于均衡器系統(tǒng)．利用負(fù)反饋原理來消除直流失調(diào)電壓成為最近研究的熱點(diǎn)[2-10]，這種方法是通過構(gòu)建一個低頻負(fù)反饋環(huán)路，以此達(dá)到在不影響放大器高頻增益的情況下降低電路直流失調(diào)電壓．該技術(shù)的難點(diǎn)在于低頻濾波器的設(shè)計(jì)，通常需要使用0.1,μF數(shù)量級的電容，這無疑會極大地增加芯片的面積，最終會導(dǎo)致芯片成本的上升．文獻(xiàn)[2]中為了實(shí)現(xiàn)20,kHz的低頻濾波器，使用了500,kW的電阻和60,pF的電容，這種技術(shù)顯著地減小了低頻環(huán)路中的電容，但仍有很大的改進(jìn)空間．

本文在前期提出的低失調(diào)高速限幅放大器[2]的研究基礎(chǔ)上，利用低頻濾波器和3級輔助放大器來構(gòu)建負(fù)反饋環(huán)路，進(jìn)一步降低了低頻濾波器中電容的容值，優(yōu)化了電路的直流失調(diào)電壓．同時，利用有源負(fù)載的電感效應(yīng)提高放大器的帶寬．基于0.1,μm CMOS 工藝，研制出一款適用于均衡器系統(tǒng)的高速低失調(diào)的限幅放大器.

1?電路設(shè)計(jì)及分析

應(yīng)用于均衡器的傳統(tǒng)限幅放大器基本結(jié)構(gòu)如圖1所示[11]，其中，限幅放大器由LA1、LA2、LA3和LA44級組成．由于放大器采用直流耦合的級聯(lián)方式，每級放大器自身的失調(diào)電壓及噪聲通過級間放大并疊加，嚴(yán)重情況下會導(dǎo)致電路的工作點(diǎn)無法正確建立，使得輸出結(jié)果為一高一低．基于此，這種結(jié)構(gòu)的限幅放大器需要集成失調(diào)電壓消除電路．圖中器件1、2、3、4、1和2構(gòu)成了低頻負(fù)反饋電路，用來檢測放大器輸出端的失調(diào)電壓，并將其低頻電壓分量反饋到輸入端，利用低頻負(fù)反饋環(huán)路來減小信號通路中各節(jié)點(diǎn)的直流失調(diào)電壓．這種方法的不足之處是反饋環(huán)路中需要很大的電阻和電容，以使系統(tǒng)達(dá)到20,kHz左右的高通截止頻率．

圖1?傳統(tǒng)限幅放大器的結(jié)構(gòu)示意

為了減小低頻負(fù)反饋電路中的電容容值，本文采用了圖2所示的結(jié)構(gòu)．因?yàn)樵诰馄飨到y(tǒng)中均衡濾波器是限幅放大器的前級電路，同時在設(shè)計(jì)中也是反饋網(wǎng)絡(luò)的一部分，因此在此將均衡濾波器視為限幅放大器的組成部分．如圖所示，失調(diào)反饋網(wǎng)絡(luò)由電阻3、4，放大器F1、F2、F3，電容m1、m2以及均衡濾波器構(gòu)成，該電路使得限幅放大器整體構(gòu)成一個負(fù)反饋環(huán)路．通過檢測輸出端的電壓，經(jīng)低頻濾波器將其低頻信號分量反饋到限幅放大器的輸入端，利用系統(tǒng)的負(fù)反饋特性來降低信號通路上各節(jié)點(diǎn)的直流失調(diào)電壓．該結(jié)構(gòu)的主要優(yōu)點(diǎn)是：①反饋環(huán)路中的低頻主極點(diǎn)由F1的輸出阻抗、m1和m2以及F2的增益決定．利用有源電阻取代無源電阻以及密勒電容倍增效應(yīng)，降低了低頻濾波器中電容的容值；②反饋網(wǎng)絡(luò)的輸出信號不是直接連接到限幅放大器的輸入端，而是反饋到均衡濾波器的尾電流中，這樣方式減小了限幅放大器輸入端的寄生電容，提高了系統(tǒng)的帶寬；③為了屏蔽輸出節(jié)點(diǎn)因版圖布局布線帶來的寄生電容，在限幅放大器的輸出和反饋網(wǎng)絡(luò)的輸入端間插入了屏蔽電阻3和4．

圖2?本文提出的低失調(diào)限幅放大器的結(jié)構(gòu)

1.1?限幅放大器的分析及設(shè)計(jì)

限幅放大器的設(shè)計(jì)需在功耗、增益和帶寬之間進(jìn)行折中[12-15]．為了實(shí)現(xiàn)高增益高帶寬，通常采用多級級聯(lián)的方式，在一定功耗下每級放大器提供較小的增益和較大的帶寬，進(jìn)而達(dá)到高增益高帶寬的目的．基于此，本文采用了4級(LA1～LA4)級聯(lián)結(jié)構(gòu)，如圖2所示，設(shè)計(jì)了增益為24.2,dB、帶寬為6.0,GHz的限幅放大器．工作在1.8,V電源電壓下，該放大器的差分電壓輸出幅度為1,000,mV．

圖3給出了每級限幅放大器的電路，如圖所示，每級主要由晶體管1、2、3、4構(gòu)成．為了提高放大器的帶寬，這里采用了有源負(fù)載的電感效應(yīng)技術(shù)，通過在負(fù)載NMOS晶體管3和4的柵極和BH間插入一個電阻，利用該結(jié)構(gòu)產(chǎn)生的電感來提高每級放大器的帶寬．每級放大器的傳輸函數(shù)可近似為

???(1)

假設(shè)該傳輸函數(shù)的主極點(diǎn)遠(yuǎn)小于次主極點(diǎn)，則式(1)可以簡化為

??(2)

式中：g表示晶體管3和4柵極上串聯(lián)的電阻阻值，且G1＝G2＝g；GS表示3和4的刪-源間的電容；m表示晶體管的跨導(dǎo)；L為輸出節(jié)點(diǎn)的負(fù)載電容．根據(jù)式(1)、(2)，電路產(chǎn)生了一個低頻零點(diǎn)，實(shí)現(xiàn)了提高帶寬的目標(biāo)．同時，為了提高信號的輸出幅度，利用電荷泵電路產(chǎn)生了一個高電壓BH，如圖4所示．該電壓比電源電壓DD高一個NMOS的過驅(qū)動電壓，從而使得輸出信號的最大幅度近似為電源電壓．并且為了減小電荷泵噪聲對高頻信號通路的影響，電路設(shè)計(jì)中在電荷泵的輸出端BH加入了容值為10,pF的電容，以使得當(dāng)頻率高于20,MHz時，電荷泵輸出端到地的阻抗遠(yuǎn)小于圖3中的電阻G1和G2的阻值．

圖3?本文提出的限幅放大器電路

圖4?偏置產(chǎn)生電路

1.2?系統(tǒng)失調(diào)電壓分析

如圖2所示，各級限幅放大器工作在直流耦合模式．各級電路內(nèi)器件間失配導(dǎo)致的失調(diào)電壓會逐級放大并疊加，導(dǎo)致限幅放大器輸出端會產(chǎn)生較大的直流失調(diào)電壓．為了減小放大器輸出端的失調(diào)電壓，本文利用負(fù)反饋基本原理，通過檢測輸出端的失調(diào)電壓，經(jīng)低頻濾波器和放大器，將輸出端的直流失調(diào)電壓反饋到輸入端．利用這種方法，不但抑制了輸出端直流失調(diào)電壓，而且高頻信號通路不受任何影響．

為了更清楚地分析該電路，下面對系統(tǒng)的失調(diào)電壓特性和傳輸函數(shù)進(jìn)行推導(dǎo)．對于均衡濾波器電路，如圖2所示，由器件間失配導(dǎo)致的等效輸入失調(diào)電壓近似為

?????(3)

對于每級限幅放大器單元，如圖3，由器件間失配導(dǎo)致的等效輸入失調(diào)電壓近似為

?????(4)

式中：GS為晶體管的刪源電壓；TH為晶體管的閾值電壓；/為晶體管的寬長比．根據(jù)式(3)、(4)，可以得到開環(huán)限幅放大器整體的等效輸入和輸出失調(diào)電壓分別為

(5)

(6)

式中：e表示均衡濾波器的低頻增益；li(＝1，2，3，4)為第級限幅放大器的低頻增益．由式(6)可知，在直接耦合級聯(lián)方式下，限幅放大器的直流失調(diào)電壓會經(jīng)級間不斷放大．為了減小直流失調(diào)，電路設(shè)計(jì)中必須加入負(fù)反饋網(wǎng)絡(luò)．根據(jù)疊加原理，可以推導(dǎo)出帶有負(fù)反饋網(wǎng)絡(luò)的閉環(huán)限幅放大器整體的輸出失調(diào)電壓近似為

?????(7)

式中：f1和f2分別表示反饋網(wǎng)絡(luò)中第1級放大器和第2級放大器的低頻增益，mf3表示第3級放大器F3的差分輸入對管的跨導(dǎo)；me代表均衡濾波器差分輸入對管的跨導(dǎo)；os_oc,in為負(fù)反饋網(wǎng)絡(luò)的等效輸入失調(diào)電壓，其值遠(yuǎn)小于開環(huán)限幅放大器的等效輸入失調(diào)電壓os_nooc,in．從式(7)可知，該閉環(huán)限幅放大器輸出端的失調(diào)電壓由兩部分構(gòu)成，第1項(xiàng)是由負(fù)反饋電路貢獻(xiàn)的，第2項(xiàng)是開環(huán)限幅放大器自身導(dǎo)致的．針對前者，可以在電路設(shè)計(jì)中增加晶體管的面積，放大器的差分輸入對管以及負(fù)載電流鏡來優(yōu)化失調(diào)電壓，后1項(xiàng)主要靠增大負(fù)反饋網(wǎng)絡(luò)中放大器的增益來優(yōu)化．對比式(6)和式(7)，可知由于反饋環(huán)路的存在，閉環(huán)系統(tǒng)輸出端的失調(diào)電壓極大的較小了．另外，基于此結(jié)構(gòu)，系統(tǒng)的低頻噪聲也可以得到抑制．

對于系統(tǒng)的傳輸函數(shù)，為簡化問題分析，將負(fù)反饋網(wǎng)絡(luò)視為單極點(diǎn)系統(tǒng)，并且忽略開環(huán)限幅放大器的主極點(diǎn)，將其視為帶寬為無窮大的理想放大器．基于上述合理假設(shè)，可以推導(dǎo)出系統(tǒng)的傳輸函數(shù)為

???(8)

式中：m1表示均衡濾波器差分輸入對管的跨導(dǎo)；0和0分別表示系統(tǒng)的零點(diǎn)和極點(diǎn)角頻率，且兩者近似的表達(dá)式分別為

???(9)

?????(10)

根據(jù)式(9)、(10)可知|0|＜|0|，因此閉環(huán)限幅放大器是一個高通濾波器，在抑制低頻失調(diào)電壓的同時，反饋網(wǎng)絡(luò)并不會對高頻信號產(chǎn)生影響．需要特別注意的是，均衡器系統(tǒng)在實(shí)際應(yīng)用中可能會長時間傳輸連續(xù)的數(shù)字信號0或1，這一應(yīng)用要求限幅放大器的高通頻率0在20,KHz左右[2]．為了達(dá)到這一目標(biāo)同時減小電容m的容值，由式(9)、(10)可知電路設(shè)計(jì)中需要減小mf1和f3．因?yàn)榉糯笃鱂3的負(fù)載與均衡濾波器的負(fù)載電阻是一樣的，所以在此通過減小gmf3的設(shè)計(jì)來達(dá)到減小f3的目的．

對于反饋網(wǎng)絡(luò)中電路的設(shè)計(jì)，F(xiàn)1和F2為帶有共模反饋的全差分放大器，如圖5所示．圖6給出了F3的電路，在此采用有源電阻負(fù)反饋結(jié)構(gòu)，其優(yōu)點(diǎn)是：①這種方式可以有效降低mf3，根據(jù)式(10)，在達(dá)到相同的20,kHz 的高通頻率情況下可以有效減小電容m的容值；②F3的負(fù)載電阻較小，為使閉環(huán)限幅放大器能抑制輸出端較大范圍的失調(diào)電壓，這要求1和2在正常工作時電流較大，從而可以反饋較大幅度的失調(diào)電壓到高頻信號通路中．如果F3采用不加入4和6的源級負(fù)反饋結(jié)構(gòu)，電阻1和2上面的壓降較大，這會造成差分輸入對管1和2工作在線性區(qū)，偏離正常工作狀態(tài)．設(shè)計(jì)中電容m1和m2的大小均為9,pF，環(huán)路中通過18,pF的總電容來構(gòu)建低頻濾波器，系統(tǒng)實(shí)現(xiàn)了22.8,KHz的高通截止頻率．

圖5?負(fù)反饋環(huán)路中AF1和AF2的電路

圖6?負(fù)反饋電路中AF3電路

2?仿真結(jié)果及分析

基于0.13,μm CMOS工藝，該設(shè)計(jì)電路的性能通過Cadence仿真得到驗(yàn)證．閉環(huán)限幅放大器系統(tǒng)的傳輸函數(shù)幅頻特性曲線如圖7所示，通過在負(fù)反饋網(wǎng)絡(luò)中使用18,pF的電容來構(gòu)建低頻濾波器，實(shí)現(xiàn)了22.8,kHz的高通截止頻率．工作在1.8,V 電源電壓下，電路的增益為24.2,dB，帶寬為6.0,GHz，功耗為23.6,mW. 圖8給出了系統(tǒng)的失調(diào)電壓校正范圍曲線，如圖所示，當(dāng)輸入端的失調(diào)電壓從-15,mV變到15,mV時，限幅放大器輸出端的失調(diào)電壓均得到了抑制．圖9和圖10分別給出了開環(huán)和閉環(huán)限幅放大器輸出端失調(diào)電壓的蒙特卡羅仿真結(jié)果，仿真中采用隨機(jī)算法并選取2,000個樣本．如圖所示，開環(huán)限幅放大器的輸出端的失調(diào)電壓的均值為－1.0,mV，標(biāo)準(zhǔn)差為83.52,mV．而閉環(huán)限幅放大器輸出端的失調(diào)電壓的均值為78.48,mV，標(biāo)準(zhǔn)差為3.73,mV．通過對比仿真結(jié)果以及式(6)和式(7)可知，在電路中加入直流負(fù)反饋電路，限幅放大器輸出端的失調(diào)電壓特性得到了顯著的改善．

圖7?本文提出的限幅放大器系統(tǒng)的幅頻特性曲線

圖8?本文提出的限幅放大器系統(tǒng)的失調(diào)電壓校正范圍曲線

圖9 開環(huán)限幅放大器輸出端直流失調(diào)電壓的蒙特卡羅仿真結(jié)果

圖10 本文提出的限幅放大器輸出端直流失調(diào)電壓的蒙特卡羅仿真結(jié)果

圖11給出了所設(shè)計(jì)的限幅放大器的版圖，如圖所示，限幅放大器的面積為0.030,6,mm2(170,μm×180,μm).

圖11?限幅放大器的版圖

表1對本文提出的限幅放大器的主要指標(biāo)進(jìn)行了總結(jié)．由下表可知，本文提出的限幅放大器性能較好，可以應(yīng)用于5,Gb/s的均衡器系統(tǒng)．

表1?本文提出的限幅放大器的指標(biāo)

Tab.1?Indexes of the proposed limiting amplifier

3?結(jié)?語

本文利用負(fù)反饋原理的失調(diào)消除技術(shù)，設(shè)計(jì)了一款高速低失調(diào)電壓的全差分限幅放大器，著重分析并優(yōu)化了輸出端的失調(diào)電壓．在典型值條件下，放大器的增益為24.2,dB，帶寬為6.0,GHz，功耗為23.6,mW，輸出端直流失調(diào)電壓的均值和標(biāo)準(zhǔn)差分別為78.48mV和3.73,mV．并且通過在反饋環(huán)路中使用18,pF的電容來構(gòu)建低頻濾波器，實(shí)現(xiàn)了22.8,kHz的高通截止頻率．相比于以前的方法，所提技術(shù)較大程度減小了反饋環(huán)路中的電容容值．該限幅放大器增益、帶寬和失調(diào)電壓性能較好，適用于高速模擬均衡器電路．

［1］ Razavi B.[M]. Beijing：Tsinghua University Press，2005.

［2］ Sonna P，Carrer H. Broadband programmable equalizer and limiting amplifier for an XFI interface in 45,nm CMOS[C]//，San Carlos de Bariloche，Argentina，2009：77-80.

［3］ He Rui，Xu Jianfei，Yan Na，et al. A 20 Gb/s limiting amplifier in 65,nm CMOS technology[C]//10. Shenzhen，China，2013：1-4.

［4］ Bracamontes-Salazar R，Juarez-Hernandez E，Lobato-Lopez F，et al. CMOS amplifier with self-correction offset for SerDes applications[C]//16(). Puerto Vallarta，Mexico，2015：1-4.

［5］ Hou Zhengxiong，Pan Quan，Wang Yipeng，et al. A 23-mW 30-Gb/s digitally programmable limiting amplifier for 100GbE optical receivers[C]//. Tampa，USA，2014：279-282.

［6］ Takano K，F(xiàn)ujimoto R，Motoyoshi M，et al. 14.4,mW 10,Gbps CMOS limiting amplifier with local DC offset cancellers[C]//. Austin，USA，2013：135-137.

［7］ Ray S，Hella M M. A 15-mW 7-GHz inductorless transimpedance amplifier and a 1-THz＋GBP limiting amplifier for 10GbE optical receivers[C]//. Phoenix，USA，2015：421-424.

［8］ Hou Zhengxiong，Wang Yipeng，Pan Quan，et al. A

25-Gb/s 32. 1-dB CMOS limiting amplifier for integrated optical receivers[C]//10. Shenzhen，China，2013：1-4.

［9］ Han Jungwon，Yoo Kwisung，Lee Dongmyung，et al. A low-power gigabit CMOS limiting amplifier using negative impedance compensation and its application [J].，2012，20(3)：393-399.

［10］ Liu Haiqi，Wang Yanbo，Xu Changxi，et al. A 5-Gb/s serial-link redriver with adaptive equalizer and transmitter swing enhancement[J].：，2014，61(4)：1001-1011.

［11］ Chiu C T，Wu J M，Hsu S H，et al. A 10 Gb/s wide-band current-mode logic I/O interface for high-speed interconnect in 0.18,μm CMOS technology [C]//. Herndon，USA，2005：257-260.

［12］ Galal S，Razavi B. 10-Gb/s limiting amplifier and laser/modulator driver in 0.18,μm CMOS technology[J].，2003，38(12)：2138-2146.

［13］ Muller P，Leblebici Y. Limiting amplifiers for next-generation multi-channel optical I/O interfaces in SoCs [C]//. Herndon，USA，2005：193-196.

［14］ Yilmazer U，Yilmazer C，Toker A. Design and comparison of high bandwidth limiting amplifier topologies [C]//. Bursa，Turkey，2016：66-70.

［15］ S?ckinger E，F(xiàn)ischer W C. A 3-GHz 32-dB CMOS limiting amplifier for SONET OC-48 receivers[J].，2001，35(12)：1884-1888.

(責(zé)任編輯：王曉燕)

A Low Offset High Speed Limiting Amplifier for Equalizer System

Wu Hongbing，Liu Hongxia

(School of Microelectronics，Xidian University，Xi’an 710071，China)

A low offset high speed CMOS differential limiting amplifier was proposed in 0.13,μm CMOS technology for equalizer system．In the design，active load inductive peaking technique was exploited to broaden the system’s bandwidth．Meanwhile，in order to attenuate the offsets coming from mismatch between devices，an improved offset cancellation technology was implemented．With a total capacitor of 18,pF in the negative feedback loop，the design can provide a high-pass cutoff frequency of 22.8,kHz in typical condition．Monte Carlo simulation shows that the design has a low offset voltage of 3.73,mV at 1,sigma on the output of limiting amplifier with a mean value of 78.48,mV．Consuming 23.6,mW from 1.8,V power supply，the design achieves a 6.0,GHz bandwidth and 24.2,dB gain，and the core size of the limiting amplifier is 0.030,6,mm2(170,μm×180,μm).

limiting amplifier；offset cancellation technology；active feedback；equalizer

the National Natural Science Foundation of China(No.,61376099)and the Major Fundamental Research Program of Shanxi，China(No.,2017ZDJC-26).

TN432

A

0493-2137(2018)11-1154-06

2017-11-19；

2018-01-31.

吳紅兵（1986—??），男，博士研究生，wuhongbing008@126.com.

劉紅俠，hxliu@mail.xidian.edu.cn.

國家自然科學(xué)基金資助項(xiàng)目(61376099)；陜西省重點(diǎn)基礎(chǔ)研究資助項(xiàng)目(2017ZDJC-26).

10.11784/tdxbz2017011067