高云翔，靳曉詩

（沈陽工業(yè)大學信息科學與工程學院,沈陽110870）

1 引 言

近年來，結合多柵極技術的無結場效應晶體管已經成為深納米級硅基VLSI技術領域中最流行的半導體器件結構之一[1-2]。由于超薄硅膜SOI技術可以使柵極能夠輕易控制溝道在完全耗盡狀態(tài)下工作，因此器件制造不再需要PN結[3]。與常規(guī)的基于PN結的三柵極（TG）MOSFET類似，在關斷狀態(tài)下，三柵極無結（TG JL）FET的柵極電壓反向偏置時會引起帶間隧穿的增強，特別是在柵極角區(qū)域和柵極至漏極或源極的延長區(qū)，它極大地增加了由于帶間隧穿所引起的泄漏電流，并在靜態(tài)關斷狀態(tài)下導致了更高的功耗。

帶間的隧穿幾率與柵極角區(qū)域中最強的電場強度成比例。有很多種降低多柵無結場效應管在反向偏壓下的電場強度的方法被提出，如柵極幾何形狀的優(yōu)化[4-5]以及不同功函數(shù)和柵介質的多柵材料的應用[6-7]。實際上，對于納米級短溝道器件來說，器件的開關特性如靜態(tài)關斷功耗、亞閾值擺幅和導通電流驅動能力之間存在權衡。納米級器件設計的最終目標是通過器件結構優(yōu)化在有限的給定芯片面積內實現(xiàn)最佳性能。為了實現(xiàn)優(yōu)化的高性能器件，應該充分考慮柵極結構構造。因此，提出一種高開關特性的折疊I形柵極（FIG）無結場效應晶體管，以總共22nm的水平硅體長度（包括源極/漏極區(qū)域，柵極/溝道區(qū)域以及柵極/溝道區(qū)域與源極/漏極區(qū)域之間的空間）為例，通過Silvaco TCAD器件仿真對所提出的FIG JL FET的性能展開深入研究[8]。

2 折疊I型柵無結場效應晶體管結構

器件的整體結構如圖1所示，由Silvaco TCAD仿真軟件中的繪圖工具繪制。圖1(a)為折疊I型柵無結場效應晶體管的三維結構圖；圖1(b)和圖1(c)分別為器件沿圖1(a)的沿平面A和平面B切割的剖面圖；圖1(d)為圖1(a)的俯視圖。柵極結構的俯視圖看起來像一個折疊的字母“I”，故此得名。I形的柵極結構增加了柵極對于溝道的作用面積，可以有效抑制由于溝道長度太短所引起的短溝道效應，減小泄漏電流。

圖1 折疊I型柵無結場效應晶體管器件結構圖

圖中，L為硅體長，tb為硅體厚，W為硅體寬，tox是柵極氧化層的厚度，lsd是源極/漏極的寬度，lg1是垂直部分的柵極長度，lg2是水平部分的柵極長度。下述仿真實驗主要就是圍繞這些參數(shù)展開的。

3 仿真與討論

3.1 仿真設計

所用的仿真計算模型主要有Shockley-Read-Hall模型（srh），CVT 遷移率模型（cvt），俄歇復合模型（Auger），禁帶寬度變窄模型（bgn）和標準帶帶隧穿模型(bbt.std)。在仿真過程中需要設定一些固定的參數(shù)，如圖1中提到的W、tb、L、tox和lsd等，另外用ND表示硅體摻雜濃度，具體數(shù)值設置為：W=tb=6 nm，L=22nm，tox=1nm，lsd=2nm，ND=1×1018cm-3。通過TCAD器件仿真軟件分析不同柵極長度所產生的影響。此FIG JL FET具體仿真參數(shù)設置如表1所示。

表1 FIG JL FET仿真參數(shù)

3.2 仿真分析

如圖2(a)所示為折疊I型柵無結場效應晶體管的lg2從14nm至2nm變化時其對數(shù)曲線與線性曲線的IDS-VGS特性對比。圖2(b)和圖2(c)分別顯示了在反向柵極偏置電壓下的電場分布和在正向柵極偏置電壓時從漏極到源極硅體和柵極氧化物之間的角接觸面上的電子濃度。實際上，三柵無結場效應晶體管可以看作是lg2=lg1的一個特例。

圖2 仿真結果

從仿真結果圖中可以看出，當lg2小于10nm時，關斷狀態(tài)下的泄露電流沒有明顯變化，然而，當lg2增加到14nm（柵極長度為14nm的三柵無結場效應晶體管）時，由于柵極角區(qū)域的長度不斷增加以及漏極/源極電極和柵極電極之間的距離不斷縮短，導致最強電場區(qū)域的擴大和增強。值得注意的是，折疊I形柵無結場效應晶體管的亞閾值擺幅不會隨著lg2的縮短而改變。

如圖2(b)所示，隨著lg2的縮短，具有峰值電場強度的區(qū)域的寬度也隨之縮短，這意味著具有足夠高的用于帶間隧穿電場強度的硅體的總體積通過縮短lg2而大大減小，與此相反，正向偏置電壓下載流子濃度幾乎不受縮短lg2的影響，如圖2(c)所示。這也表明，與傳統(tǒng)的雙柵極結構相比，三柵極的優(yōu)點是增強了柵極對于從源極到漏極方向中心部分的硅的控制能力，而不是靠近源極/漏極區(qū)域的部分。換句話說，所提出的折疊I型柵無結場效應晶體管結合了雙柵無結場效應晶體管和三柵無結場效應晶體管的優(yōu)點，它同時實現(xiàn)了如三柵結構一樣更強的柵極控制能力和如雙柵結構一樣更小的柵極角效應。

3.3 優(yōu)化改進

根據(jù)參考文獻[2]、[3]中的優(yōu)化方法，對折疊I形柵無結場效應晶體管做了進一步的優(yōu)化調整。優(yōu)化后的折疊I型柵無結場效應晶體管的三維結構如圖3所示。當lg1=14nm，lg2=2nm時，改變柵極的垂直部分的長度，同時引進兩個新的參數(shù)：tl定義為柵極上方垂直部分的邊緣至低一層的垂直部分的邊緣的長度，th定義為柵極的上方垂直部分的高度。首先，固定tl=6nm不變，改變th從0nm到6nm。實際上，當th=0nm時，相應的器件結構就是沒有進行優(yōu)化時的折疊I型柵無結場效應晶體管；當th和tl都為6nm時，相應的器件結構就是柵極厚度為2nm的三柵無結場效應晶體管。

圖3 折疊I形柵無結FET優(yōu)化結構圖

圖4所示為柵極長度為2nm的三柵無結隧穿場效應晶體管、柵極長度為14nm的雙柵無結隧穿場效應晶體管和優(yōu)化后的折疊I型柵無結場效應晶體管的IDS-VGS特性的線性曲線與對數(shù)曲線的對比。

圖4 優(yōu)化結構仿真結果

盡管不能同時得到最小的反向泄漏電流和最大的正向開啟電流，但綜合考慮73mV/dec的亞閾值擺幅和8×105的Ion-Ioff比等特性，相較于2nm柵極長度的三柵無結隧穿場效應晶體管 (SS=95mV/dec)和14nm柵極長度的雙柵無結隧穿場效應晶體管 (SS=72mV/dec)，折疊I型柵無結場效應晶體管已經通過優(yōu)化得到了較大的改進。SS與14nm柵極長度的雙柵無結隧穿場效應晶體管幾乎相同，且反向泄漏電流水平在2nm的三柵無結隧穿場效應晶體管和柵極長度為14nm的雙柵無結隧穿場效應晶體管之間，比柵極長度為14nm的雙柵無結隧穿場效應晶體管低大約10倍。

4 結束語

對于這一新型的硅體長為22nm的折疊I形柵極無結場效應晶體管完成了在納米尺寸下不同柵極長度所對應的IDS-VGS特性的仿真分析。可見反向泄漏電流與正向導通電流隨著柵極長度增加而增大，但亞閾值擺幅不會隨著柵極長度的變化而改變。通過柵極結構的優(yōu)化，實現(xiàn)了折疊I型柵無結場效應晶體管電學性能的較大提升。與普通雙柵無結場效應晶體管相比，該器件具有較高的正向導通電流和更低的亞閾值擺幅；與普通三柵無結場效應晶體管相比，其反向泄漏電流降低了約一個數(shù)量級，使它成為一種非常具有發(fā)展?jié)摿Φ母咝阅芷骷?/p>