謝琳琳， 王 揚， 喬樹山， 黑 勇

(1. 中國科學院 微電子研究所 感知中心，北京 100029；2. 中國科學院大學，北京 100049)

頻率調(diào)制是無線通信系統(tǒng)中重要的組成部分．基于小數(shù)鎖相環(huán)的頻率合成器通常用作本振，起到將基帶信號搬移到載波頻率上的作用．傳統(tǒng)的鎖相環(huán)主要由模擬器件實現(xiàn): 壓控振蕩器產(chǎn)生振蕩信號，作為輸出信號的同時，分頻后與參考時鐘在鑒相器中比較相位，通過電荷泵輸出誤差電壓，經(jīng)過無源環(huán)路濾波器，控制壓控振蕩器，最終使相位差不再發(fā)生變化，達到鎖定[1-3]．然而，壓控振蕩器、電荷泵、環(huán)路濾波器等模擬器件易受工藝、電壓、溫度的影響，易產(chǎn)生電容漏電、電流失配、動態(tài)范圍有限等問題．同時，模擬器件通常占芯片面積大，難以在不同工藝間移植．相比于模擬鎖相環(huán)，全數(shù)字鎖相環(huán)采用數(shù)字器件或數(shù)字等效電路，所有模塊輸入輸出均為數(shù)字信號，對外部噪聲和環(huán)境變量并不敏感，也更加適應逐漸變小的工藝尺寸和電源電壓．此外，數(shù)字電路可以使用自動計算機輔助設計軟件，設計周期更短、易集成、可移植．

鎖相環(huán)的鎖定時間是一個重要的性能參數(shù)．在一些低功耗應用場景中，芯片在沒有事件發(fā)生時需要進入休眠模式，鎖相環(huán)也被關閉．當有事件發(fā)生，芯片被重新喚起發(fā)送數(shù)據(jù)時，環(huán)境變量很可能已經(jīng)發(fā)生變化，原本保存的鎖相環(huán)參數(shù)已經(jīng)失效，此刻鎖相環(huán)的鎖定時間顯得尤其重要．

鎖定時間與鎖相環(huán)采用的相位檢測機制和環(huán)路濾波器帶寬有關．全數(shù)字鎖相環(huán)結構有多種，對應不同的相位檢測機制．一種結構類似于傳統(tǒng)的模擬鎖相環(huán)，將其中的模擬器件替換為數(shù)字方式實現(xiàn)，由時數(shù)轉(zhuǎn)換器、數(shù)控振蕩器、數(shù)字環(huán)路濾波器和分頻器等組成[4-5]．但它難以獲得準確的整數(shù)相位差，極可能鎖定在其他諧波處，且難以實現(xiàn)快速鎖定．一種基于繼電鑒相[6-7]的結構通過超前和滯后信號調(diào)節(jié)控制碼，無法計算準確的小數(shù)相位差，鎖定時間長．筆者采用另一種結構，它使用相位累加器替代分頻器，配合時數(shù)轉(zhuǎn)換器，該相位校準機制完全工作在數(shù)字域，可以隨時獲得當前的整數(shù)和小數(shù)相位差[8]．在該結構中，可以將校準過程劃分為幾個部分，在不同的過程中使用具有不同帶寬的濾波器．筆者提出的反饋調(diào)節(jié)算法還可以在校準過程中根據(jù)實時相位差動態(tài)調(diào)節(jié)環(huán)路濾波器參數(shù)，實現(xiàn)自適應的可調(diào)環(huán)路濾波器，最終達到快速鎖定的目的．同時全部電路均由軟件根據(jù)代碼自動生成，方便移植到不同工藝．

1 基于相位累加器和時數(shù)轉(zhuǎn)換器的全數(shù)字鎖相環(huán)

文中采用的全數(shù)字鎖相環(huán)結構如圖1所示．參考時鐘fR來自外部晶振．數(shù)控振蕩器輸出高頻可變時鐘fV同時也是整個電路的輸出信號．頻率控制字定義為fV的理想頻率與fR的比值．由于fR與fV完全異步，比較二者相位時易產(chǎn)生亞穩(wěn)態(tài)問題，因此令頻率高的fV采樣fR，新產(chǎn)生的低頻時鐘fV，R與fV同步，作為全局時鐘．相位累加器1在fV，R上升沿時累加頻率控制字，估計參考時鐘相位RR，相位累加器2累加fV的上升沿再被fV，R降采樣同步，估計可變時鐘相位RV．由于相位累加器的精度有限，需要使用時數(shù)轉(zhuǎn)換器計算小數(shù)相位量化誤差ε，定義為fR上升沿與下一fV上升沿之間的相位差．最終得到的總相位差φe，經(jīng)過環(huán)路濾波器去除量化噪聲后，控制Cc、Cf1、Cf2調(diào)節(jié)數(shù)控振蕩器輸出頻率直至進入鎖定狀態(tài)．

圖1 基于相位累加器和時數(shù)轉(zhuǎn)換器的全數(shù)字鎖相環(huán)結構

具體實現(xiàn)過程中，數(shù)控振蕩器作為全數(shù)字鎖相環(huán)的核心部分，是實現(xiàn)數(shù)字-頻率轉(zhuǎn)換功能的基礎．為了同時滿足精度和頻率范圍的要求，數(shù)控振蕩器整體采用折疊式環(huán)振結構[4， 9]．整個數(shù)控振蕩器由三級組成，分別是粗調(diào)級、一級精調(diào)級和二級精調(diào)級．輸入Cc、Cf1、Cf2，即可產(chǎn)生頻率可調(diào)的方波信號．時數(shù)轉(zhuǎn)換器用于測量小數(shù)相位量化誤差ε．它采用簡單的基于延時鏈的結構[10]，輸出nr代表著fR上升沿與前一個fV上升沿的時間間隔Δtr等效的反相器延時的個數(shù)．定義圖1中的歸一化的時數(shù)轉(zhuǎn)換增益KTDC=TV/TDINV，TV為fV的周期，TDINV為反相器的延時，則小數(shù)相位量化誤差ε和總相位差φe可分別表示為

文中提出的快速鎖定反饋調(diào)節(jié)算法作用于式(2)得到的總相位差φe，克服了傳統(tǒng)鎖相過程中環(huán)路濾波器結構單一、帶寬固定的缺點，自適應地調(diào)節(jié)Cc、Cf1、Cf2，在實現(xiàn)鎖相功能的同時縮短了鎖定時間．

2 環(huán)路濾波器的類型介紹

根據(jù)階數(shù)的不同，環(huán)路濾波器可大體分為Ⅰ型、Ⅱ型和高階3種[10]．Ⅰ型濾波器如圖2(a)所示，其中α為比例因子．使用Ⅰ型濾波器的全數(shù)字鎖相環(huán)只有一個由數(shù)控振蕩器產(chǎn)生的極點．它具有 -20 dB/dec 的噪聲過濾特性，它的 -3 dB 帶寬(fBW)為

fBW=αfR(2π) ．(3)

圖2 濾波器結構

Ⅱ型濾波器增加一條積分支路，如圖2(b)所示，ρ為積分環(huán)路增益，在零頻處引入了第2個極點，得到 -40 dB/dec 的噪聲性能．Ⅱ型鎖相環(huán)的固有頻率ωn和阻尼系數(shù)ζ分別為

高階濾波器通常選擇無限長單位脈沖響應(Infinite Impulse Response，IIR)濾波器，它比有限長單位脈沖響應(Finite Impulse Response，F(xiàn)IR)濾波器結構簡單，濾波能力強．由于復雜的IIR結構穩(wěn)定性差，因此設計級聯(lián)的單極點濾波器，如圖2(c)所示．使用高階濾波器通常需要Ⅱ型濾波器提供零頻處的極點，使用時將它們級聯(lián)在一起．其中單級IIR濾波器的 -3 dB 帶寬(fBW， iir1)為

fBW，iir1=λfR(2π) ．(6)

3 快速鎖定調(diào)節(jié)算法

濾波器的階數(shù)越高，帶寬越窄，濾波性能越好，但鎖定時間越長．傳統(tǒng)的濾波器結構單一，需要在帶寬和鎖定時間折中．為了在獲得同樣濾波性能的同時實現(xiàn)快速鎖定，設計過程中配合不同結構的環(huán)路濾波器，增加了結構和參數(shù)自適應特性，提出了反饋調(diào)節(jié)算法，如圖3所示．根據(jù)數(shù)控振蕩器的三級結構，分別尋找每級的最佳控制碼，使輸出頻率逐步靠近目標頻率．控制碼Cc、Cf1、Cf2分為3部分：

其中，Mc、Mf1、Mf2為基準碼，Tc、Tf1、Tf2為相對碼，Tfrac為ΣΔ調(diào)制器輸出的小數(shù)碼，OV、OVf1、OVf2為 2 bit 有符號進位．初始時，Mc、Mf1、Mf2取預存值或中間值(數(shù)控振蕩器每級可調(diào)范圍Nc、Nf1、Nf2的一半)，使初始值到目標值的平均距離最短，其他碼清零．定義歸一化的頻率差Δφe為相位差φe的差分值．定義歸一化單位增益Δφc、Δφf1、Δφf2為Cc、Cf1、Cf2± 1時Δφe的變化量，在調(diào)節(jié)過程中實時修正．

圖3 快速鎖定調(diào)節(jié)算法流程圖

首先開始粗調(diào)，直接根據(jù)Δφe判斷是否需要改變Cc: 當Δφe<Δφc/2，則證明粗調(diào)已鎖定，否則直接計算需要調(diào)節(jié)的粗調(diào)相對碼

Tc=[Δφe/Δφc-Δφc/2] ．(10)

如果Cc超出了可調(diào)范圍0～Nc，取邊界值，返回繼續(xù)計算Tc，如果一直超出可調(diào)范圍，則溢出標志OV一直為1，持續(xù)一定時間后判定無法鎖定，停止計算．Cc改變后存儲當前Cc為Mc，重新計算φe、Δφe和新的Tc、Cc直到無需改變，粗調(diào)鎖定完成．

進入一級精調(diào)后，與粗調(diào)類似，判斷是否鎖定完成后，計算Tf1、Cf1，直到一級精調(diào)鎖定完成．粗調(diào)與一級精調(diào)過程直接根據(jù)Δφe計算Tc、Tf1，可以在Δφe較大時實現(xiàn)快速鎖定．相當于Ⅰ型濾波器且α=1，穩(wěn)定性較差，但由于可以在后續(xù)對Cf2的調(diào)節(jié)過程中通過進位影響Cc、Cf1，實際上對Cc、Cf1和Δφc、Δφf1的準確度要求并不高，長期失鎖時選取Cc、Cf1的平均值強制進入下一級．

圖4 全數(shù)字鎖相環(huán)中的濾波器圖5 ΣΔ調(diào)制示意圖

當Δφe較小時，需要更高的準確度，二級精調(diào)的濾波器整體結構如圖4所示．二級精調(diào)開始時，EN取0，只引入Ⅱ型濾波器，濾除噪聲，減小帶寬．設初始的 Δφe/ Δφf2=η0，調(diào)節(jié)過程中根據(jù) Δφe/ Δφf2自適應選擇濾波器參數(shù)：

α2=ρ=2-((η0-Δφe/Δφf2)/2+10)．(11)

如式(4)和式(5)，阻尼系數(shù)ζ固定為0.5，帶寬受ρ影響．二級精調(diào)對φe/Δφf2而不是Δφe進行操作．φe/Δφf2經(jīng)過Ⅱ型濾波器產(chǎn)生Tf2，無需反復存儲Mf2、清零Tf2，更加穩(wěn)定．當Cf2達到最優(yōu)時，輸出頻率距離目標頻率仍有一定量化誤差．此時控制EN為1，啟動高階濾波和ΣΔ調(diào)制．ΣΔ調(diào)制的結構如圖5所示，它將前面忽略的小數(shù)部分轉(zhuǎn)化為高頻的Tfrac，可以將帶內(nèi)量化噪聲推向帶外，被濾波器濾除．此時的相位差極小，加入高階濾波器可以有效濾除有限的時數(shù)轉(zhuǎn)換器精度、器件等引起的誤差．

4 測試結果

整個全數(shù)字鎖相環(huán)采用180 nm互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)工藝實現(xiàn)，除與功能無關僅為測試設計的輸出驅(qū)動模塊外，所有電路版圖設計均通過數(shù)字后端自動完成，具有可移植性，芯片照片如圖6(a)所示．整個芯片的有效面積為 0.9 μm2．測試時使用 1.8 V 電源電壓，晶振產(chǎn)生 20 MHz 的參考時鐘，單片機輸入頻率控制字．測試結果顯示全數(shù)字鎖相環(huán)的輸出頻率范圍為 290～ 1 051 MHz．全數(shù)字鎖相環(huán)輸出最低頻率時的功耗為 8 mW，當輸出的頻率增大時，數(shù)控振蕩器、時數(shù)轉(zhuǎn)換器和相位累加器2的工作頻率增大，功耗也逐漸增加，最高為 17 mW．由于使用了環(huán)振結構的數(shù)控振蕩器和基于延時鏈的時數(shù)轉(zhuǎn)換器且自動生成版圖，限制了全數(shù)字鎖相環(huán)的噪聲性能，因此整體的噪聲性能一般，如圖6(b)所示，低頻時積分抖動較小，為 10.5 ps 左右，數(shù)控振蕩器內(nèi)的環(huán)振結構在高頻時受上升下降時間影響，穩(wěn)定性下降、性能變差，噪聲偏大．

圖6 芯片照片及測試結果

圖6(c)舉例說明了反饋調(diào)節(jié)算法的鎖定過程，目標頻率設為 425 MHz，初始頻率偏移為10.75%時的鎖定時間為 6.6 μs，相當于132個參考時鐘周期．圖6(d)匯總了輸出不同頻率時的鎖定時間，由于測試時每一級數(shù)控振蕩器的初始控制碼均設為中間值，在每一級調(diào)節(jié)過程中，距離該級中間值越遠，則該級鎖定時間越長，因此總鎖定時間呈現(xiàn)上下波動狀．平均鎖定時間為 6.4 μs，相當于128個參考時鐘周期．最長鎖定時間為 9.7 μs，相當于194個參考時鐘周期．表1中對比了測試所得的各項性能．雖然受工藝和自動生成版圖的影響，功耗和抖動性能一般，但文中提出的反饋調(diào)節(jié)算法使全數(shù)字鎖相環(huán)的鎖定時間明顯縮短．

表1 測試結果對比

5 結 束 語

為了實現(xiàn)快速鎖定的全數(shù)字鎖相環(huán)，文中選擇了基于相位累加器和時數(shù)轉(zhuǎn)換器的電路結構，分析了3類傳統(tǒng)濾波器的特性，克服了傳統(tǒng)鎖相過程中環(huán)路濾波器結構單一、帶寬固定的缺點，增加了自適應特性，提出了濾波器類型和參數(shù)自適應的反饋調(diào)節(jié)算法．并在 180 nm CMOS工藝下設計實現(xiàn)了完整的全數(shù)字鎖相環(huán)芯片，驗證了該算法的可行性和有效性．

[1] 屈八一, 宋煥生, 周渭, 等. 一種新型不同頻直接鑒相的鎖相環(huán)[J]. 西安電子科技大學學報, 2014, 41(2): 172-177.

QU Bayi, SONG Huansheng, ZHOU Wei, et al. Novel Phase-locked Loop with Direct Phase Detection for Two Frequency different signals[J]. Journal of Xidian University, 2014, 41(2): 172-177.

[2] 梁亮, 朱樟明, 楊銀堂. 應用于低壓鎖相環(huán)的高性能可編程電荷泵[J]. 西安電子科技大學學報, 2016, 43(2): 186-192.

LIANG Liang, ZHU Zhangming, YANG Yintang. High-performance Programmable Charge Pump for Low Voltage PLLs[J]. Journal of Xidian University, 2016, 43(2): 186-192.

[3] ALI E, HANGMANN C, HEDAYAT C, et al. Event Driven Modeling and Characterization of the Second Order Voltage Switched Charge Pump PLL[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2016, 63(3): 347-358.

[4] CHOI K H, SHIN J B, SIM J Y, et al. An Interpolating Digitally Controlled Oscillator for a Wide-range All-digital PLL[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(9): 2055-2063.

[5] KHALIL W, SHASHIDHARAN S, COPANI T, et al. A 700 μA 405 MHz All-digital Fractional-N Frequency-locked Loop for ISM Band Applications[J]. IEEE Transactions on Microwave Theory and Techniques, 2011, 59(5): 1319-1326.

[6] HONG J P. A 0. 012 mm2and 2. 5 mW Bang-bang Digital PLL Using Pseudo Random Number Generator[J]. Analog Integrated Circuits and Signal Processing, 2016, 86(1): 39-50.

[7] BA A, LIU Y H, VAN DEN HEUVEL J, et al. A 1. 3 nJ/b IEEE 802. 11ah Fully-digital Polar Transmitter for IoT Applications[J]. IEEE Journal of Solid-State Circuits, 2016, 51(12): 3103-3113.

[8] HUNG C C, CHEN I F, LIU S I. A 1. 25 GHz Fast-locked All-digital Phase-locked Loop with Supply Noise Suppression[C]//Proceedings of the 2010 International Symposium on VLSI Design, Automation and Test. Piscataway: IEEE, 2010: 237-240.

[9] SHENG D, CHUNG C C, LAN J C, et al. Monotonic and Low-power Digitally Controlled Oscillator with Portability for SoC Applications[J]. Electronics Letters, 2012, 48(6): 321-323.

[10] STASZEWSKI R B, BALSARA P T. All-digital Frequency Synthesizer in Deep-submicron CMOS[M]. Hoboken: John Wiley & Sons, 2006: 109.