趙 陽(yáng)，袁圣越，趙 辰，田 彤

（1.中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所，上海201801；2.中國(guó)科學(xué)院大學(xué) 電子電氣與通信工程學(xué)院，北京100049）

近年來(lái)，物聯(lián)網(wǎng)技術(shù)掀起一場(chǎng)信息技術(shù)革命，低功耗也越來(lái)越成為物聯(lián)網(wǎng)廣泛應(yīng)用的瓶頸，而物聯(lián)網(wǎng)射頻系統(tǒng)中VCO消耗了大量能量，因此低功耗VCO成為研究的關(guān)鍵。低功耗VCO一直是學(xué)術(shù)界研究的熱點(diǎn)。在無(wú)數(shù)學(xué)者努力下，VCO的研究成果不斷涌現(xiàn)[1-3]，相比于傳統(tǒng)LC交叉耦合VCO，C類VCO具有更好的噪聲性能，更易于實(shí)現(xiàn)低功耗[4]。

論文提出一種新型C類PMOS壓控振蕩器，其動(dòng)態(tài)偏置環(huán)路解決了C類VCO的起振和穩(wěn)態(tài)保持問(wèn)題。動(dòng)態(tài)偏置環(huán)路在VCO起振后自動(dòng)關(guān)閉，將VCO的偏置電壓保持在固定值；文獻(xiàn)[5]表明在電流限制范圍，LC諧振回路等效并聯(lián)電阻越大，VCO輸出擺幅越大，噪聲性能越好，故高阻值LC諧振回路的設(shè)計(jì)尤為重要。

通過(guò)后仿真驗(yàn)證，文中所設(shè)計(jì)高阻值LC諧振回路和動(dòng)態(tài)偏置環(huán)路有效降低VCO功耗，在0.6 V供電下功耗低至0.5 mW。

1 電路結(jié)構(gòu)設(shè)計(jì)與分析

1.1 C類VCO分析

C類VCO結(jié)構(gòu)不同于傳統(tǒng)交叉耦合結(jié)構(gòu)，其MOS管柵極增加了兩個(gè)額外電容用來(lái)隔離電源或地的電壓，通過(guò)額外偏置電壓給MOS管柵極提供偏壓。當(dāng)工作在C類狀態(tài)時(shí)，VCO的電流和電壓重疊范圍更小[6]，并且其電流效率相對(duì)AB類更高[7]，因此功耗更低。另一方面由負(fù)阻理論分析可知，為了使VCO起振，交叉耦合MOS管產(chǎn)生的負(fù)阻必須小于等于LC諧振回路等效并聯(lián)電阻2Rp。在實(shí)際設(shè)計(jì)過(guò)程中，為確保VCO起振并考慮到設(shè)計(jì)余量，一般會(huì)將設(shè)計(jì)余量因子取為2.5～3[8]。在VCO起振后，VCO只要保持gmRp≥1便可以維持振蕩，此時(shí)負(fù)阻提供的能量恰好補(bǔ)充諧振回路的能量損耗，即VCO的起振條件要求高于其維持振蕩的條件。本文所設(shè)計(jì)的VCO利用這一特性，在VCO起振后，通過(guò)動(dòng)態(tài)偏置環(huán)路改變VCO偏置電壓，VCO從AB類轉(zhuǎn)換到C類工作，并減小MOS管跨導(dǎo)從而減小電流降低功耗。

VCO電流減小也導(dǎo)致VCO輸出幅度減小，因此設(shè)計(jì)高Q值高Rp阻值的LC諧振回路，使VCO輸出信號(hào)在較小電流時(shí)也具有較大擺幅。VCO輸出幅度減小會(huì)導(dǎo)致動(dòng)態(tài)偏置環(huán)路的電壓發(fā)生變化，導(dǎo)致VCO PMOS管偏置電壓不穩(wěn)，甚至使VCO在AB類和C類之間循環(huán)，因此設(shè)計(jì)一種新型動(dòng)態(tài)偏置環(huán)路避免VCO偏置電壓的變化至關(guān)重要。

1.2 C類VCO框架圖

文中所設(shè)計(jì)VCO框架結(jié)構(gòu)如圖1所示，動(dòng)態(tài)偏置環(huán)路包括幅度檢測(cè)器、鎖存器、反相器，偏置控制器等模塊。VCO起振在AB類狀態(tài)下，此時(shí)LC-VCO的PMOS管柵極偏置電壓Vbias為0 V。VCO起振后隨著VCO輸出信號(hào)振幅增加，其擺幅增大到一定幅度，通過(guò)動(dòng)態(tài)偏置環(huán)路增大Vbias，使VCO穩(wěn)定工作在低電流C類狀態(tài)，隨后動(dòng)態(tài)偏置環(huán)路自關(guān)閉，Vbias保持特定值，VCO被鎖定在C類狀態(tài)工作，避免VCO起振后在AB類和C類狀態(tài)之間擺動(dòng)，同時(shí)隔離外界環(huán)境變化對(duì)偏置電壓的影響。

圖1 本文所設(shè)計(jì)VCO簡(jiǎn)化框架圖

1.3 LC-VCO設(shè)計(jì)

圖2所示為VCO核心電路的原理圖，使用交叉耦合PMOS管產(chǎn)生負(fù)阻，在背柵效應(yīng)下PMOS管閾值電壓可降低到約0.25 V。由于PMOS管構(gòu)建于N阱中，其閃爍噪聲表現(xiàn)優(yōu)于NMOS管。采用高Q值的可變電容陣列和固定電容陣列并聯(lián)形式，以提高LC諧振回路等效并聯(lián)電阻Rp，并獲得較大的電容可調(diào)范圍[9]，前仿真結(jié)果表明電容電感網(wǎng)絡(luò)等效并聯(lián)電阻Rp高達(dá) 920 Ω。

圖2 VCO核心和可變電容陣列原理圖

1.4 可變電容分析與設(shè)計(jì)

單個(gè)可變電容的在可調(diào)范圍、線性度等性能較差，采用4個(gè)變?nèi)莨艽?lián)高Q值電容和四組按比例分配的直流偏置電壓組成可變電容陣列，偏置電壓分別為0 V，0.2 V，0.6 V，1 V，如圖2所示。四組變?nèi)莨艿姆蔷€性相互補(bǔ)償使得整體電容在較大調(diào)諧電壓下具有很好的線性度，使得VCO調(diào)諧特性具有良好線性度[10]，如圖3所示。偏置電壓可利用系統(tǒng)其它模塊高電壓進(jìn)行分壓得到，調(diào)諧電壓變化范圍也會(huì)增大。

圖3 可變電容陣列調(diào)諧特性曲線

偏置電壓通過(guò)大電阻抑制諧振環(huán)路影響，由公式（1）可知變?nèi)莨艿牡刃Р⒙?lián)電阻:

在中心頻率2.4 GHz附近，變?nèi)莨艿牡刃Р⒙?lián)電阻高達(dá)十千級(jí)歐姆，因此并聯(lián)電阻必須足夠大才不會(huì)影響整體諧振腔的等效并聯(lián)電阻Rp。

將變?nèi)莨芘c高Q值MOM電容串聯(lián)不僅可以改善VCO了頻率特性曲線的線性度和調(diào)諧范圍，也可以使用較大尺寸的可變電容管減小閃爍噪聲。

圖4 動(dòng)態(tài)偏置環(huán)路原理圖

1.5 動(dòng)態(tài)偏置環(huán)路設(shè)計(jì)

圖4為動(dòng)態(tài)偏置環(huán)路的原理圖，包含幅度檢測(cè)器、鎖存器、反相器和偏置控制器等模塊。振幅檢測(cè)電路采用差分結(jié)構(gòu)，相對(duì)單端結(jié)構(gòu)，差分結(jié)構(gòu)對(duì)共模噪聲有較強(qiáng)的抑制能力。振幅檢測(cè)器將射頻信號(hào)幅度大小轉(zhuǎn)化為直流電壓輸出，輸入端接隔直電容，將VCO的小信號(hào)輸入到M5、M6的柵極，柵極和漏級(jí)間接大電阻，因?yàn)闆]有直流通路，M5、M6管的直流柵源電壓等于直流漏源電壓。M7提供一個(gè)很小的電流，使M5、M6的柵源電壓接近閾值電壓。A點(diǎn)接一個(gè)電容相當(dāng)于一個(gè)低通濾波器，維持振幅檢測(cè)輸出電壓穩(wěn)定。當(dāng)VCO起振后，M5和M6的輸入信號(hào)幅度增加，由公式（2）可知相應(yīng)的A點(diǎn)電壓增加[11]。

其中，A是輸入正弦波的峰值，L和W是M1管的柵長(zhǎng)和柵寬，Vdd和Idd分別是直流電壓和直流電源，μn和Cox分別是電子遷移率和單位面積的柵氧化層電容。

鎖存器由兩個(gè)反相器首尾相接組成，將信號(hào)鎖存并維持輸出為特定電平狀態(tài)，不隨輸入端的變化而變化，只有輸入狀態(tài)改變時(shí)輸出才改變。而且鎖存器環(huán)路是一個(gè)正反饋，其輸出只會(huì)是0 V或VDD，確保M9完全打開或關(guān)閉，Vbias電壓保持穩(wěn)定。

如圖5所示，當(dāng)VCO起振后，振幅檢測(cè)輸出電壓Vdet升高，經(jīng)反相器延時(shí)后，鎖存器輸出Vlatch初始化后從高電壓變?yōu)榈碗妷海碗妷篤nb和高電壓Vpb分別將M8和M9關(guān)閉，將偏置控制環(huán)路關(guān)閉，關(guān)閉環(huán)路后鎖存器輸出鉗制在低電位，Vbias從0 V變?yōu)楣潭ǖ?00 mV左右，VCO電流也隨之變化，從起振時(shí)AB類高電流狀態(tài)進(jìn)入低電流C類狀態(tài)工作。升高Vbias仍可降低功耗，但是過(guò)低的功耗會(huì)導(dǎo)致VCO輸出幅度過(guò)低。

圖5 Vdet，Vlatch，Vbias的瞬態(tài)仿真波形

2 仿真結(jié)果與分析

采用UMC 65 nm CMOS工藝，本文所設(shè)計(jì)的VCO版圖如圖6所示。

圖6 本文VCO電路版圖

使用Cadence軟件對(duì)電路進(jìn)行設(shè)計(jì)仿真，在前仿真的基礎(chǔ)上對(duì)版圖進(jìn)行反復(fù)的優(yōu)化和調(diào)整設(shè)計(jì)參數(shù)。提取版圖寄生參數(shù)后對(duì)VCO進(jìn)行后仿，在0～1.2 V的調(diào)諧電壓下，VCO調(diào)諧范圍為2.32～2.49 GHz，且調(diào)諧線性度良好；當(dāng)中心頻率為2.4 GHz，在頻偏100 KHz和1 MHz處的相位噪聲分別為-96 dBc/Hz和-115 dBc/Hz，如圖7所示；在0.6 V電壓供電下，功耗僅為0.5 mW。

圖7 VCO相位噪聲曲線

VCO的FOM值用于綜合比較VCO性能的參數(shù)，其定義如下:

其中fo是VCO的中心頻率 ，Δf是頻偏，L{Δf}為在頻偏Δf處的相位噪聲，PDC是VCO的直流功耗。計(jì)算得本文設(shè)計(jì)VCO的FOM值為-186，F(xiàn)OM絕對(duì)值越大，VCO的綜合性能越好。

表1所示近年所發(fā)表VCO的性能對(duì)比，本文所設(shè)計(jì)的VCO功耗方面有絕對(duì)優(yōu)勢(shì)，相位噪聲較好，F(xiàn)OM優(yōu)良。

表1 幾種LC-VCO性能參數(shù)比較

3 結(jié)論

文中為解決物聯(lián)網(wǎng)廣泛應(yīng)用瓶頸而設(shè)計(jì)一款超低功耗VCO，其核心是設(shè)計(jì)新型偏置回路可以大幅度降低VCO功耗，另外設(shè)計(jì)的高Q值高阻值的LC諧振回路保證VCO輸出幅度。新型動(dòng)態(tài)偏置環(huán)路保證VCO在初始偏置電壓下起振于AB類，通過(guò)動(dòng)態(tài)偏置環(huán)路改變偏置電壓將VCO鎖定在C類狀態(tài)，從而有效降低功耗。

[1]Shin J，Shin H.A 1.9～3.8 GHz fractional-N PLL frequency synthesizer with fast auto-calibration of loopbandwidthandVCOfrequency[J].IEEE Journal of Solid-State Circuits，2012，47（3）:665-675.

[2]Kim B，Park B，Jin S.Design of an advanced CMOS power amplifier[J]. Journal of Electromagnetic Engineering&Science，2015，15（2）:63-75.

[3]Perticaroli S，Toso D S，Palma F.A Harmonic Class-C CMOS VCO-Based on Low Frequency Feedback Loop[J].IEEE Journal of Solid-State Circuits，2014：1-13.

[4]Siriburanon D，Deng W，Cokoda K.A currentreuse Class-C LC-VCO with an adaptive bias scheme[J].IEEE Radio Frequency Integrated Circuits Symposium，2013：35-38.

[5]肖航.C類電壓控制振蕩器的研究[D].成都:電子科技大學(xué)，2015.

[6]唐攀.基于CMOS工藝的毫米波壓控振蕩器芯片設(shè)計(jì)[D].成都:電子科技大學(xué)，2015.

[7]王偉.基于65nm CMOS工藝低能耗低噪聲LC振蕩器研究與設(shè)計(jì)[D].合肥:中國(guó)科學(xué)技術(shù)大學(xué)，2016.

[8]別梅，肖巍.超寬帶低相位噪聲雙模LC壓控振蕩器設(shè)計(jì)[J].中國(guó)電子科學(xué)研究學(xué)報(bào)，2016，11（4）:383-387.

[9]姚婧婧，趙紅東，毛鍵，等.鎖相環(huán)電路中壓控振蕩器的分析與設(shè)計(jì)[J].電子設(shè)計(jì)工程，2011，19（24）:177-180.

[10]Chuang Y R，Yu Y H，Lu Y C.A V-band CMOS 90nm PLL[C]//Proceedings of Asia-Microwave Conference.Nanjing:Dongnan University Press，2014:1259-1261.

[11]Yang X，Uchida Y，Liu Q.Low power ultrawideband power detector IC in 130 nm CMOS technology[C]//IEEE Microwave Workshop Series on MillimeterWaveWirelessTechnology&Applications，2012：18-20.

[12]Fanori L，Liscidini A，Andreani P.A 6.7-to-9.2GHz 55nm CMOS hybrid Class-B/Class-C cellular TX VCO[J].IEEE International Solid-state Circuits Conference Digest of Technical Papers，2012：354-356.

[13]Yang X，Uchida Y，Xu K Y.2.4 GHz-band ultralow-voltage class-c LC-VCO IC in 65 nm CMOS technology[J].Microwave Conference，2013，14（6）:325-327.

[14]Ikeda S，Kamimura T，Lee S，etal.A 0.5-V 5.5-GHz class-C-VCO-based PLL with ultra-lowpower ILFD in 65 nm CMOS[C]//IEEE Asian Solid-State Circuits Conference，2012:357-360.

[15]馬佳琳，張文濤，張博，等.一種面向IEEE 802.11ac標(biāo)準(zhǔn)的5 GHz LC壓控振蕩器[J].微電子學(xué)，2016（4）:484-487.

[16]Wang Tp，Yan YM.A low-voltage low-power wide-tuning-range hybrid class-AB/class-B VCO with robust start-Up and high-performance[J].IEEE Transactionson Microwave Theory &Techniques，2014，62（3）:521-531.