邱 釗
(中國(guó)西南電子技術(shù)研究所,成都 610036)
在電子產(chǎn)品向輕、薄、小及功能多樣化方向發(fā)展的過程中,BGA(Ball Grid Array)封裝已成為目前集成電路封裝中先進(jìn)的封裝技術(shù)之一?;谖⑿秃盖虻母呙芏?D集成封裝技術(shù)與傳統(tǒng)封裝相比,可使系統(tǒng)的尺寸和重量大幅度降低,在未來航空、航天、兵器等武器電子裝備不斷要求小型化或微系統(tǒng)化的進(jìn)程中有著重要作用。
本文探索了高密度集成封裝的工藝路徑和電路設(shè)計(jì),驗(yàn)證了相關(guān)封裝的關(guān)鍵技術(shù),為實(shí)現(xiàn)毫米波陣列、信道及單封裝系統(tǒng) (System-On-Package,SOP)的3D高密度、小型化、一體化微系統(tǒng)產(chǎn)品集成奠定基礎(chǔ)。該研究通過采用微型焊球在多基板的層間實(shí)現(xiàn)信號(hào)垂直互聯(lián)和支撐連接的方法,同時(shí)實(shí)現(xiàn)高密度疊層自適應(yīng)封裝,完成了一個(gè)高密度集成的小型化毫米波SIP低傳輸損耗模塊的制作。
本文的研究采用基于微型焊球的高密度自適應(yīng)封裝技術(shù)完成了一個(gè)高密度集成的小型化毫米波SIP低傳輸損耗系統(tǒng)模塊,該模塊主要分成4部分,由輸入/輸出端口、有源放大器、垂直互聯(lián)結(jié)構(gòu)、無源濾波器等組成,如圖1所示。
圖1 毫米波SIP低傳輸損耗系統(tǒng)原理框圖
毫米波SIP低傳輸損耗系統(tǒng)封裝結(jié)構(gòu)示意圖見圖2。整個(gè)結(jié)構(gòu)分成3層,信號(hào)通過第一層的輸入端口進(jìn)入后,經(jīng)過有源放大器將信號(hào)放大;單個(gè)放大器的增益均大于20 dB,由于采用兩級(jí)放大器,兩級(jí)放大器的總增益減去濾波器損耗、兩個(gè)垂直互聯(lián)的損耗。整個(gè)系統(tǒng)模塊的具體技術(shù)指標(biāo)見表1。
圖2 毫米波SIP低傳輸損耗系統(tǒng)封裝結(jié)構(gòu)示意圖
表1 毫米波SIP低傳輸損耗系統(tǒng)技術(shù)指標(biāo)表
放大后的信號(hào)通過垂直互聯(lián)進(jìn)入第二層并對(duì)信號(hào)進(jìn)行濾波處理;濾波器的通帶、垂直互聯(lián)結(jié)構(gòu)和放大器均設(shè)計(jì)和選擇工作于Ka頻段。濾波處理過后的信號(hào)再次通過垂直互聯(lián)轉(zhuǎn)入到第三層并將信號(hào)繼續(xù)通過有源放大器放大;最后通過輸出端口將信號(hào)對(duì)外輸出。對(duì)外接口采用50 Ω標(biāo)準(zhǔn)微帶線的形式。
高密度疊層自適應(yīng)封裝的核心技術(shù)是自適應(yīng)封裝技術(shù),其依靠基板外圍凸臺(tái)進(jìn)行鉗位,微型焊球經(jīng)過回流焊爐自動(dòng)塌陷后,上層蓋板剛好能夠自適應(yīng)封蓋,達(dá)到封蓋封裝的目的,因此在基板疊層回流焊的過程中需要精確控制微型焊球的焊接塌陷率。本文的研究根據(jù)印制板及器件來料情況,確定針對(duì)高密度疊層封裝板采用BGA-3592工作站完成貼裝,使用ERSA320再流焊爐進(jìn)行焊接。圖3是微型焊球塌陷前的疊層結(jié)構(gòu),圖4是微型焊球塌陷后的疊層結(jié)構(gòu)。
圖3 微型焊球塌陷前疊層結(jié)構(gòu)
圖4 微型焊球塌陷后疊層結(jié)構(gòu)
研究采用的是Φ0.50 mm Sn63Pb37焊球,與之對(duì)應(yīng)的焊盤直徑是0.45 mm,焊球理論塌陷率為30%。本文的研究分別采用了羅杰斯4350B、羅杰斯5880、LTCC 3種典型基板,利用微型焊球進(jìn)行多層堆疊試驗(yàn)。為了找到實(shí)際焊接中該微型焊球塌陷高度值的最佳工藝參數(shù),通過大量工藝試驗(yàn),摸索和塌陷高度匹配的回流焊工藝參數(shù)。每次焊接完成后都經(jīng)過工業(yè)CT掃描對(duì)試驗(yàn)樣件進(jìn)行檢測(cè),獲取了大量與微型焊球塌陷高度相關(guān)的工藝參數(shù)。
通過改進(jìn)回流焊設(shè)備的回流溫度曲線,縮短中間高溫區(qū)間的回流時(shí)間,延長(zhǎng)溫度上升區(qū)間和下降區(qū)間的時(shí)間。通過多次工藝試驗(yàn),最終確定采用羅杰斯5880的基板以及表2所示的回流焊工藝溫度參數(shù),將微型焊球的塌陷率精準(zhǔn)地控制在30%±2%。
表2 回流焊焊接工藝溫度參數(shù)
高密度垂直互聯(lián)需解決射頻信號(hào)在上下兩層基板間的傳輸問題。射頻信號(hào)的垂直傳輸技術(shù)是毫米波SIP低傳輸損耗系統(tǒng)的關(guān)鍵,需在低插損的情況下將射頻信號(hào)傳輸至不同層。為了系統(tǒng)與外部器件的互聯(lián),將該部件的對(duì)外接口設(shè)置為標(biāo)準(zhǔn)的50 Ω微帶傳輸線。
設(shè)計(jì)單個(gè)垂直互聯(lián)部分時(shí),首先在同一平面之間通過微帶線與共面波導(dǎo)的過渡,將信號(hào)傳輸至共面波導(dǎo)上,同時(shí)在共面波導(dǎo)的一端設(shè)置信號(hào)垂直互聯(lián)的焊盤;在上層厚度為0.254 mm的基板內(nèi)設(shè)置Φ0.15 mm的通孔并填充銅漿形成實(shí)心銅柱,以起到信號(hào)在基板內(nèi)的傳輸作用,層間的信號(hào)互聯(lián)通過連接于上層銅柱底面和下層基板上表面上的共面波導(dǎo)之間的微型焊球來完成。為了實(shí)現(xiàn)信號(hào)的隔離和基板的支撐,在傳輸線和共面波導(dǎo)的兩邊設(shè)置了微型焊球來對(duì)電場(chǎng)進(jìn)行約束。具體的垂直互聯(lián)結(jié)構(gòu)圖和S曲線仿真圖如圖5和圖6所示。從圖6可以看出,在28~31 GHz之間的S11小于-20 dB。
圖5 垂直互聯(lián)結(jié)構(gòu)圖
圖6 垂直互聯(lián)仿真S參數(shù)圖
針對(duì)器件放置于非金屬屏蔽腔體的情況,需要考慮電磁屏蔽的問題。將有源和無源器件均焊接于基板上,為了防止對(duì)外電磁輻射,通過在低噪聲放大器的周圍焊接了微型焊球,在減小體積和重量的同時(shí),又能形成類似于金屬圍框的效果,對(duì)電磁能量進(jìn)行約束。
單層基板中的電磁隔離主要通過在器件及傳輸線的周圍適當(dāng)布置微型焊球,使得器件及傳輸線的周圍形成類似于金屬約束腔的結(jié)構(gòu)。具體的單層基板布局如圖7所示。
圖7 單層結(jié)構(gòu)布局示意圖
在疊層封裝模塊的第二層基板中將無源濾波器埋置在挖槽的位置,使得整個(gè)濾波器所占用的高度相對(duì)平面放置得以減少,槽底面及四周均鍍上金屬層用于電磁場(chǎng)的隔離,并在此濾波器周圍置球起到層間支撐與信號(hào)隔離的作用。
SIW濾波器如圖8所示。介質(zhì)為DB951,介電常數(shù)為7.8,損耗角正切0.002,寬度3.652 mm,厚度為0.250 mm。金屬層的厚度為0.018 mm,通孔直徑為Φ0.400 mm,總長(zhǎng)度為24.100 mm。
圖8 SIW濾波器結(jié)構(gòu)圖
濾波器的S參數(shù)仿真曲線如圖9所示。從圖中可以看出,通帶為28~31 GHz,通帶寬度為1.3 GHz,通帶內(nèi)插損小于2,反射小于-16 dB,從仿真的濾波器S參數(shù)曲線來看,滿足插損小于3.5 dB的要求。
圖9 SIW濾波器S參數(shù)仿真圖
毫米波SIP低傳輸損耗系統(tǒng)封裝焊接工藝分兩步來完成,第一步是先將有源芯片和濾波器通過金錫共晶(約310℃)焊接于各層基板中;第二步通過工裝夾具將完成微型焊球置球的多層基板對(duì)準(zhǔn),然后進(jìn)行整體回流焊焊接。回流焊時(shí)的峰值高溫區(qū)只有215℃,不會(huì)對(duì)第一次焊接造成再熔化的影響。組裝完成后使用工業(yè)CT進(jìn)行X-Ray檢測(cè)各層之間微型焊球的焊接情況,以此判斷焊接質(zhì)量。封裝實(shí)物圖如圖10所示。
圖10 毫米波SIP低傳輸損耗系統(tǒng)封裝的實(shí)物圖
圖11是裝配于測(cè)試模塊內(nèi)的毫米波SIP低傳輸損耗系統(tǒng)模塊。經(jīng)測(cè)試,模塊工作于Ka頻段,在28~31 GHz的帶寬區(qū)間內(nèi)駐波小于2,滿足指標(biāo)要求。測(cè)試中整個(gè)模塊在30.3 GHz輸入增益-26 dBm的時(shí)候,輸出增益約為1.9 dBm;另外算上2根各2.53 dBm的線纜損耗,測(cè)試盒內(nèi)的微帶以及接頭損耗約2 dBm;這樣整個(gè)3D封裝模塊的增益約為31 dBm,滿足指標(biāo)大于30 dBm的增益要求。整體結(jié)構(gòu)的雜散抑制大于55 dB,在平坦度小于1 dB的帶寬大于200 MHz。表3所示是本文所做研究的實(shí)測(cè)指標(biāo)與技術(shù)指標(biāo)的對(duì)比表格,經(jīng)檢測(cè),本文所做研究全部達(dá)到或優(yōu)于技術(shù)指標(biāo)要求。
圖11 毫米波SIP低傳輸損耗系統(tǒng)測(cè)試模塊
表3 封裝設(shè)計(jì)與組裝后性能測(cè)試指標(biāo)對(duì)照表
本文利用微型焊球在層間實(shí)現(xiàn)信號(hào)的垂直互聯(lián)和支撐連接,實(shí)現(xiàn)高密度疊層自適應(yīng)封裝,該模塊融合了放大器、濾波器、垂直過渡等,并對(duì)性能進(jìn)行了測(cè)試,所有實(shí)測(cè)指標(biāo)均滿足技術(shù)指標(biāo)要求。驗(yàn)證了微型焊球運(yùn)用于毫米波的可行性并取得了相關(guān)的設(shè)計(jì)及工藝參數(shù),有效解決Ka頻段信號(hào)在多層高密度疊層基板之間傳輸處理過程中的電氣互聯(lián)瓶頸問題。該結(jié)構(gòu)與傳統(tǒng)的基于平面集成的方式相比較,可以使體積和重量大幅度減小,可為我國(guó)未來的毫米波信道、敵我識(shí)別、雷達(dá)、數(shù)據(jù)鏈、導(dǎo)引頭、智能彈藥等領(lǐng)域的系統(tǒng)和整機(jī)裝備的小型化或微系統(tǒng)化提供參考。
[1]田民波.電子封裝工程[M].北京:清華大學(xué)出版社,2003.
[2]王毅.高密度高性能電子封裝技術(shù)的新發(fā)展[J].電子工業(yè)專用設(shè)備,1998,27(3):31-45.
[3]孫宏偉.疊層芯片封裝技術(shù)與工藝探討[J].電子工業(yè)專用設(shè)備,2006,136:65-74.
[4]GJB-548B.Test methods and procedures for microelectronic device[S].2005.
[5]Pang J W,Wang J,Zhao L Y.Study on the board-level drop test of the stacked memory device by FEA[C].ICEPT Conference,2014.
[6]Liu D S,Chao Y C,Wang C H.Study of wire bonding looping formation in the electronic packaging process using the three-dimensional finite element method[J].Finite Elements in Analysis and Design,2004,40(3):263-286.
[7]陳正浩.電氣互聯(lián)技術(shù)的現(xiàn)狀及發(fā)展趨勢(shì)[J].電訊技術(shù),2007,47(6):12-18.