楊 強(qiáng)，高 博，龔 敏

（四川大學(xué)物理科學(xué)與技術(shù)學(xué)院微電子系，微電子技術(shù)四川省重點(diǎn)實(shí)驗(yàn)室，成都 610064）

YANG Qiang,GAO Bo,GONG Min

（Sichuan Key Lab of Microelectronics Technology,Division of Microelectronics,College of Physical Science and Technology,Sichuan University,Chengdu 610064,China）

1 引言

DDS具有相對(duì)帶寬較寬、頻率轉(zhuǎn)換速率快、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)等優(yōu)點(diǎn)，目前已成為現(xiàn)代主流的頻率合成技術(shù)。基于傳統(tǒng)CORDIC算法的DDS結(jié)構(gòu)如圖1所示[1]。

圖1 基于CORDIC算法的DDS結(jié)構(gòu)

輸入頻率控制字K，通過相位累加器改變相位信息，由CORDIC算法進(jìn)行相位和幅度的轉(zhuǎn)換，再進(jìn)行D/A轉(zhuǎn)換和濾波，可得到任意頻率的輸出信號(hào)。輸出信號(hào)頻率為：

其中N為相位累加器的位數(shù)[1～2]。

CORDIC（Coordinate Rotation Digital Computer）算法即坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方法，是Jack Volder于1959年首次提出的[3]。傳統(tǒng)CORDIC算法的迭代次數(shù)和輸入角度的位寬成正比，為了保證計(jì)算精度，迭代次數(shù)應(yīng)該大于等于輸入角度的位寬。同時(shí)，由于剩余旋轉(zhuǎn)角度的計(jì)算和縮放因子補(bǔ)償操作的存在，對(duì)算法的轉(zhuǎn)換速度和面積消耗有較大影響。目前對(duì)該算法的研究熱點(diǎn)是減少迭代次數(shù)、增加收斂范圍、降低縮放因子補(bǔ)償代價(jià)等問題[4～8]。

文獻(xiàn)[6]中作者首先提出了Scaling-Free CORDIC算法，該算法采用的是單向旋轉(zhuǎn)，不需要計(jì)算剩余旋轉(zhuǎn)角度，也沒有引入縮放因子。但其收斂范圍非常小，只有[0，π/8]。文獻(xiàn)[7]中將整個(gè)圓周區(qū)間都映射到[0，π/8]，但是會(huì)引入一個(gè)常數(shù)縮放因子，同時(shí)資源消耗也很大。文獻(xiàn)[8]中，作者用Booth編碼技術(shù)來減少算法的迭代次數(shù)和面積消耗，同時(shí)用幾次傳統(tǒng)的CORDIC迭代先將輸入角度旋轉(zhuǎn)到收斂區(qū)間內(nèi)。但Booth編碼和傳統(tǒng)迭代的引入增加了算法的復(fù)雜度。

本文在文獻(xiàn)[7]的區(qū)間映射和文獻(xiàn)[8]的傳統(tǒng)迭代預(yù)旋轉(zhuǎn)基礎(chǔ)上，提出將整個(gè)圓周區(qū)間映射到[0，π/4]上，并只需采用一次傳統(tǒng)的固定角度迭代即可將[0，π/4]上的輸入角度旋轉(zhuǎn)到收斂區(qū)間[0，π/8]上，同時(shí)運(yùn)用分段雙步旋轉(zhuǎn)方式，整個(gè)過程只會(huì)引入一個(gè)固定的縮放因子。

2 SF CORDIC算法及其改進(jìn)

2.1 SF CORDIC算法原理[9]

設(shè)旋轉(zhuǎn)前向量的直角坐標(biāo)為（xn，yn），旋轉(zhuǎn)一個(gè)角度θn后，向量的直角坐標(biāo)可以用矩陣表示：

將sin和cos函數(shù)展開成泰勒級(jí)數(shù)的形式表示：

取式（3）的一次項(xiàng)和式（4）的二次項(xiàng)來近似正余弦值可得：

sin(θi)的三次項(xiàng)為：

則當(dāng)3i+2.585≥N時(shí)，三次項(xiàng)可忽略。又因i的最大值為 N-1，因此式（5）、（6）成立的條件是：

此時(shí)式（2）可以化簡(jiǎn)為：

當(dāng) 2i+1≥N，即 i≥(N-1)/2，可以化簡(jiǎn)為傳統(tǒng)CORDIC算法形式。

2.2 算法改進(jìn)

2.2.1 區(qū)間映射

傳統(tǒng)的SF CORDIC算法的收斂區(qū)間是[0，π/8]，為了增加輸入角度的范圍，文獻(xiàn)[6]中提出了區(qū)間映射方式，將[0，2π]的輸入角度映射到[0，π/8]的區(qū)間內(nèi)。本文將整個(gè)圓周區(qū)間都映射到[0，π/4][10]。

將整個(gè)圓周區(qū)間劃分為8個(gè)區(qū)域，如圖2所示。

圖2 圓周區(qū)間劃分

區(qū)間映射函數(shù)可表示為：

在角度映射的過程中伴隨著一個(gè)S信號(hào)的產(chǎn)生，S信號(hào)是標(biāo)記輸入角度屬于哪個(gè)區(qū)間，便于后面進(jìn)行輸出調(diào)整。

2.2.2 預(yù)旋轉(zhuǎn)

本文提出只用一次傳統(tǒng)的CORDIC迭代將初始旋轉(zhuǎn)角度旋轉(zhuǎn)到[0，π/8]。

當(dāng)初始旋轉(zhuǎn)角度π/8＜θ≤π/4時(shí)，則執(zhí)行該次迭代，初始旋轉(zhuǎn)角度即被旋轉(zhuǎn)到[0，π/8]，同時(shí)會(huì)引入一個(gè)縮放因子0.8944；若0＜θ≤π/8，則忽略該次迭代。這樣就將幾次傳統(tǒng)迭代減少為一次。

2.2.3 分段雙步SF CORDIC原理

（1）當(dāng) i=j≤(N-1)/2 時(shí)，a=1-2-2i+1，b=2-i+1，此時(shí)可以將兩次i值相等的迭代合并成一步計(jì)算。

（2） 當(dāng) i＜j≤(N-1)/2，a=1-(2-(2i+1)+2-(2j+1))-2-(i+j)，b=2-i+2-j，可以看到，這時(shí)的合并已經(jīng)比較復(fù)雜了，并不適合用硬件實(shí)現(xiàn)，因此這一段還是采用單步旋轉(zhuǎn)方式。

（3）當(dāng) j＞i＞(N-1)/2時(shí)，a=1，b=2-i+2-j。此時(shí)變成了兩次傳統(tǒng)CORDIC算法的疊加。為了進(jìn)一步減少迭代次數(shù)，可以考慮在j＞i＞(N-1)/2時(shí)將2步合并成4步。設(shè)4次輸入的角度分別是 θi=2-i、θj=2-j、θm=2-m、θn=2-n，則可得：

由式（17）可知，雖然此時(shí)總的加法和減法器的數(shù)量沒變，但是減少了迭代次數(shù)，提高了速度。

2.2.4 輸出后處理

因?yàn)檫M(jìn)行了區(qū)間映射，因此迭代輸出結(jié)果也要進(jìn)行相應(yīng)的調(diào)整，輸出調(diào)整如表1所示。其中XA、YA是迭代后的結(jié)果。

表1 輸出處理

3 硬件實(shí)現(xiàn)

經(jīng)過預(yù)旋轉(zhuǎn)，旋轉(zhuǎn)角度θ∈(0,π/8)，將其放大214倍，表示為13位二進(jìn)制數(shù)θ=∑13i=1ai2-i。將θ表示成3 個(gè)部分之和的形式，θ=θ1+θ2+θ3，其中 θ1=∑3i=1ai2-i，θ2=∑9i=4ai2-i，θ3=∑13i=10ai2-i，其中 ai=0 或 1，代表的是二進(jìn)制系數(shù)。ai作為控制邏輯，判斷是否執(zhí)行該位上的迭代。當(dāng)ai=0時(shí)，該位表示的二進(jìn)制角度為0，即該次迭代可忽略不操作。當(dāng)ai=1時(shí)，才進(jìn)行該位的迭代。

由于i的最小值為4，當(dāng)i=1、2、3時(shí)是不參與迭代的。因此θ1表示的角度可以用幾次i=4的迭代之和來表示，因此i=4的迭代次數(shù)是由a1a2a3共同決定的。雙步迭代的控制邏輯由相鄰兩位共同決定，若相鄰兩位都為1，則執(zhí)行雙步迭代；若只有其中一位為1，則執(zhí)行該位的單步迭代。邏輯“1”的位置與迭代的i值的對(duì)應(yīng)關(guān)系如表2所示。

表2 邏輯“1”的位置與迭代i值的對(duì)應(yīng)關(guān)系

該算法的硬件結(jié)構(gòu)如圖3所示，首先將輸入角度通過區(qū)間映射模塊映射到[0，π/4]。然后經(jīng)過一次固定角度的傳統(tǒng)迭代把初始角度旋轉(zhuǎn)到[0，π/8]。

算法的流水線結(jié)構(gòu)如圖4所示。先進(jìn)行i=4的雙步迭代或i=4的單步迭代的混合迭代，此時(shí)的迭代次數(shù)應(yīng)由a1a2a3共同決定。然后是i=5和i=6的兩次單步迭代，此時(shí)的迭代是1＜(N-1)/2的情況。接下來是i=(7,8)和i=(9,10)的兩次雙步迭代，此時(shí)是1≥(N-1)/2的情況。最后是i=（11,12,13,14）的一次四步迭代。由此可見，即使引入了預(yù)旋轉(zhuǎn)的一次傳統(tǒng)迭代，該算法也大大減少了迭代次數(shù)。雖然在迭代合并的過程中會(huì)略微降低計(jì)算精度，且引入了新的加法或減法器，但是總的資源消耗減少了很多。

圖3 SF CORDIC算法的結(jié)構(gòu)框圖

圖4 SF CORDIC算法流水線結(jié)構(gòu)圖

4 仿真結(jié)果

在Quartus II中編譯整個(gè)DDS工程并和基于傳統(tǒng)SF CORDIC算法的DDS做對(duì)比，得到表3所示的資源使用對(duì)比情況。初始輸入的角度和坐標(biāo)向量都是16位二進(jìn)制數(shù)據(jù)，從表3中可以看到基于改進(jìn)SF CORDIC算法的DDS相比基于傳統(tǒng)算法的DDS硬件總資源使用減少了17%，寄存器使用減少了30%。

表3 DDS資源使用對(duì)比

圖5 ModelSim仿真波形

在ModelSim中仿真得到如圖5所示的仿真波形，可以看到ModelSim中產(chǎn)生了質(zhì)量較好的正弦和余弦波形，沒有明顯的噪聲信號(hào)。將ModelSim中得到的波形數(shù)據(jù)導(dǎo)入MATLAB中，并和標(biāo)準(zhǔn)正余弦波做對(duì)比，可以得到誤差曲線，如圖6所示?？梢钥吹紻DS輸出的錯(cuò)誤信號(hào)在10-5數(shù)量級(jí)，達(dá)到了較高的信號(hào)精度。

圖6 DDS輸出錯(cuò)誤

改變頻率控制字K來控制輸出信號(hào)的頻率，得到不同輸出頻率下的信噪比，如表4所示?？梢钥吹叫旁氡入S著輸出頻率的增加而逐漸增大，信號(hào)質(zhì)量也越來越好。因此基于該SF CORDIC算法的DDS的高頻特性良好。

5 FPGA驗(yàn)證

本次設(shè)計(jì)采用的是ALTERA公司的Cyclone II系列EP2C35F672C6的FPGA芯片。調(diào)用了Quartus II中的FIR低通濾波器的IP核對(duì)輸出信號(hào)進(jìn)行濾波。再通過Signal Tap邏輯分析儀對(duì)輸出信號(hào)采樣，得到的正余弦信號(hào)如圖7所示。

圖7 FPGA中采樣的正弦信號(hào)

將Signal Tap的采樣數(shù)據(jù)導(dǎo)入到MATLAB中對(duì)信號(hào)數(shù)據(jù)進(jìn)行處理，得到采樣2048個(gè)點(diǎn)的正弦信號(hào)頻譜圖，如圖8所示?？梢钥吹?，輸出信號(hào)的質(zhì)量較好，沒有出現(xiàn)較大的噪聲信號(hào)，出現(xiàn)的較小的噪聲強(qiáng)度也在-80 dB以下，能夠滿足信號(hào)精度要求。

圖8 重建正弦信號(hào)的頻譜

基于改進(jìn)的SF CORDIC算法的DDS和基于傳統(tǒng)算法的DDS的性能對(duì)比如表5所示。

表5 DDS性能對(duì)比

6 結(jié)論

基于改進(jìn)的SF CORDIC算法的DDS信號(hào)發(fā)生器，相比于基于傳統(tǒng)SF CORDIC算法的DDS迭代次數(shù)減少到了10次，資源消耗減少了17%，速度提高了30%，同時(shí)DDS的信號(hào)精度也達(dá)到了10-5的量級(jí)。本文在FPGA硬件平臺(tái)上實(shí)現(xiàn)了基于該CORDIC算法的正交信號(hào)源，對(duì)于需要應(yīng)用高轉(zhuǎn)換速率、高精度信號(hào)源的領(lǐng)域具有較強(qiáng)的實(shí)用價(jià)值。

[1]Caipeng Wu,Binquan Zhou and Jiancheng Fang.Research on improved CORDIC algorithm for high accuracy DDS signal source[C].2015 4 International Conference on Computer Science and Network Technology(ICCSNT),Harbin,2015:1351-1355.

[2]Caipeng Wu,Binquan Zhou and Jiancheng Fang.Study on spurious suppression method of high accuracy DDS[C].2015 IEEE International Conference on Progress in Informatics and Computing(PIC),Nanjing,2015:516-520.

[3]J E Volder.The CORDIC Trigonometric Computing Technique[J].IRE Transactions on Electronic Computers,1959,8(3):330-334.

[4]P J Katkar,Y S Angal.Realization of cordic algorithm in DDS:Novel Approch towards Digital Modulators in MATLAB and VHDL[C].2015 International Conference on Information Processing(ICIP),Pune,2015:355-359.

[5]J Zhang,H Liu.A low-power and high-SFDR Direct Digital Frequency Synthesizer based on adaptive recoding CORDIC[C].2015 IEEE 16thAnnual Wireless and Microwave Technology Conference(WAMICON),Cocoa Beach,FL,2015:1-3.

[6]Anindya S Dhar,Swapna Banerjee.An array architecture for fast computation of discrete hartley transform[J].IEEE Transactions on Circuits and Systems,1991,38(9):1095-1098.

[7]K Maharatna,S Banerjee,E Grass,M Krstic and A Troya.Modified virtually scaling-free adaptive CORDIC rotator algorithm and architecture[J].IEEE Transactions on Circuits and Systems for Video Technology,2005,15(11):1463-1474.

[8]F J Jaime,M A Sanchez,J Hormigo,J Villalba and E L Zapata.Enhanced Scaling-Free CORDIC[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2010,57(7):1654-1662.

[9]張存生，張德學(xué)，王超，韓學(xué)森，冀貞賢，杜飛飛.免縮放因子CORDIC算法改進(jìn)及FPGA實(shí)現(xiàn)[J].中國(guó)集成電路，2017，26(03):62-66.

[10]徐成，秦云川，李肯立，戚芳芳.免縮放因子雙步旋轉(zhuǎn)CORDIC 算法[J].電子學(xué)報(bào)，2014，42(07):1441-1445.