付 強，楊文豪，倪文龍

（中國電子科技集團公司第五十八研究所，江蘇無錫 214072）

1 引言

隨著安防、監(jiān)控等行業(yè)的發(fā)展，對高清視頻顯示方式的需求越來越靈活，各種相機、顯示設(shè)備和采集設(shè)備間的接口互聯(lián)問題也日益突出。目前市場常見的兩種不同接口間互相轉(zhuǎn)換的設(shè)備有Camera Link轉(zhuǎn)DVI、VGA與DVI互轉(zhuǎn)、VGA與HDMI互轉(zhuǎn)等，但很少見到SDI轉(zhuǎn)HDMI接口的設(shè)備。HD-SDI（高清串行數(shù)字接口，HD Serial digital interface）支持高清無損視頻傳輸，傳輸距離可達幾百米。HDMI接口因低成本、同時支持音頻和多種高清視頻格式等特點被廣泛應(yīng)用于消費電子產(chǎn)品的視頻接口，如液晶顯示器、電視等[1]。

本文基于某工業(yè)園區(qū)內(nèi)多路高清視頻監(jiān)控的需求，提出一種將前端HD-SDI接口的攝像頭采集的高清視頻數(shù)據(jù)進行轉(zhuǎn)換，并在支持HDMI接口的終端設(shè)備上實時顯示高清畫面的實現(xiàn)方法。采用FPGA進行4路HD-SDI視頻接收、1路HDMI視頻輸出及不同視頻接口的轉(zhuǎn)換，采用2片DDR4完成視頻數(shù)據(jù)的乒乓緩存，具有成本低、實現(xiàn)靈活且易擴展等優(yōu)點。

2 接口介紹

串行數(shù)字接口（SDI）是美國電影與電視工程師學(xué)會（SMPTE）定義的用單根同軸電纜來串行傳輸未經(jīng)壓縮的數(shù)字視音頻信號的視頻標準接口。SDI視頻分為標準清晰度（SD）、高清晰度（HD）和3G 3種。HD-SDI接口傳輸速率可達1.485/1.4835 Gbps甚至更高。HD-SDI接口遵循SMPTE 292標準制定，傳送4:2:2串行不壓縮數(shù)字分量信號（YCrCb信號），傳輸速率達到270 Mbps，最遠傳輸距離300 m[2]。SMPTE 292M視頻標準是一種內(nèi)同步方式的圖像傳輸標準。所謂內(nèi)同步，是指將圖像行場同步信號內(nèi)嵌于圖像數(shù)據(jù)中，不需要單獨的外部行場同步信號對圖像進行控制。有兩種圖像定時基準碼，一種在圖像有效數(shù)據(jù)塊的起始位置處（SAV），用于有效圖像的開始控制，另一種出現(xiàn)在有效數(shù)據(jù)塊的末尾（EAV），數(shù)字行消隱的起始位置，兩個定時基準用于控制一行圖像的開始與結(jié)束[3]。

高清晰度多媒體接口（HDMI）是由美國晶像公司提倡，松下、日立、飛利浦等7家著名的消費類電子制造商聯(lián)合成立的HDMI工作組共同開發(fā)。HDMI作為數(shù)字視頻/音頻的傳輸標準和多媒體數(shù)字接口，不僅可以提供清晰的畫質(zhì)，而且可在一根傳輸電纜內(nèi)傳送無壓縮的音頻信號及高分辨率視頻信號。HDMI擁有充足的帶寬，最高支持兩條1080P分辨率的視頻流，所需帶寬僅為2.2 Gbps。

3 系統(tǒng)設(shè)計

系統(tǒng)通過FPGA采集4路HD-SDI實時高清視頻數(shù)據(jù)，在外部存儲器DDR4中緩存后經(jīng)過傳輸控制模塊完成不同視頻接口轉(zhuǎn)換并驅(qū)動ADV7511進行HDMI接口顯示。系統(tǒng)通過RS232接口切換4路SDI輸入中的1路顯示。系統(tǒng)框圖如圖1所示。

圖1 系統(tǒng)框圖

3.1 數(shù)據(jù)傳輸帶寬分析

本系統(tǒng)中單個HD-SDI接口傳輸速率高達1.485 Gbps，輸入視頻格式為 1080P，25 fps；FPGA 外接4路HD-SDI輸入，總輸入數(shù)據(jù)速率為1920×1080×16 bit×30×4=3.71 Gbps。根據(jù) DDR4 內(nèi)部結(jié)構(gòu)和工作原理可知，其工作效率一般最大為官方理論值的80%～90%（DDR4內(nèi)部需要激活、預(yù)充電等操作），而這個效率只有在持續(xù)寫入或讀出時才能達到。DDR4實際工作效率跟讀寫切換頻率有關(guān)，一般低于理論值。

系統(tǒng)選用的DDR4芯片為Micron公司的MT40A256M16GE-083，核心頻率 300 MHz，工作時鐘1200 MHz，數(shù)據(jù)時鐘2400 MHz（工作時鐘雙邊沿采樣），因此其數(shù)據(jù)速率為2400 MHz（數(shù)據(jù)速率）×32 bit（數(shù)據(jù)位寬）×80%=60 Gbps；DDR4讀/寫4幀圖像需用時為(1920×1080×16 bit×4)/(60 Gbps)=0.00206 s=2.06 ms。

系統(tǒng)中視頻流以逐行掃描1080P格式持續(xù)輸入，圖像分辨率為1920×1080，幀頻是25 fps，圖像像素時鐘是74.25 MHz，每幀圖像包含2640×1125個像素時鐘，即行消隱720個像素，場消隱45個行周期，場消隱用時2200×45/（74.25 MHz）=1.33 ms，每場用時2640×1125/74.25=40 ms，大于DDR4處理時間，因此采用2片DDR4以乒乓切換方式進行控制[7]。而FPGA與ADV7511之間數(shù)據(jù)傳輸時鐘74.25 MHz，像素位寬24 bit，速率為1.74 Gbps，系統(tǒng)傳輸帶寬滿足設(shè)計要求。

3.2 DDR4乒乓切換

系統(tǒng)采用2組DDR4芯片以乒乓切換方式進行讀寫控制，切換信號根據(jù)幀結(jié)束符號產(chǎn)生，4路視頻數(shù)據(jù)在寫入DDR4之前分別進入4個緩存模塊進行同步，再選擇其中一路幀切換信號（frame_turn）控制2片DDR4分別讀寫，當(dāng)frame_turn=0時4路視頻數(shù)據(jù)按預(yù)先定義的內(nèi)存地址映射關(guān)系寫入第1組DDR4，同時按順序從起始地址讀取第 2組 DDR4；當(dāng)frame_turn=1時操作反之，完成乒乓切換。

4路視頻數(shù)據(jù)在DDR4中的地址映射關(guān)系如圖2所示。在寫入DDR4時，先依次輪詢從4個緩存中取出數(shù)據(jù)，每次取1個像素，寫DDR4控制由狀態(tài)機實現(xiàn)，每個狀態(tài)分配起始地址，寫1個地址數(shù)據(jù)地址加1；在讀DDR4時，按照地址順序讀出即可。

3.3 系統(tǒng)時鐘域

系統(tǒng)工作于多個時鐘域，多個時鐘域間數(shù)據(jù)傳輸采用FIFO緩存。4路視頻數(shù)據(jù)分別通過4個緩存完成HD-SDI時鐘域（74.25 MHz，16 bit） 到 DDR4時鐘域（300 MHz，256 bit）的轉(zhuǎn)換；再用2個緩存分別對應(yīng)乒乓切換控制的2組DDR4，讀出數(shù)據(jù)由DDR4時鐘域到 HDMI時鐘域（74.25 MHz，24 bit）的轉(zhuǎn)換。多個緩存采用嚴格的時序邏輯控制，完成4路HD-SDI轉(zhuǎn)HDMI視頻數(shù)據(jù)的穩(wěn)定傳輸。參見圖3。

圖2 DDR4地址空間劃分

圖3 系統(tǒng)時鐘域劃分

4 模塊設(shè)計

接口模塊完成4路HD-SDI視頻數(shù)據(jù)接收、DDR4乒乓讀寫控制、1路HDMI視頻輸出和RS232接口。

4.1 HD-SDI接口

HD-SDI接口以 1.485 Gb/s、YCrCb 4:2:2 彩色空間來傳輸分辨率為1920×1080的實時高清視頻數(shù)據(jù)。解串器為LMH0341，串并轉(zhuǎn)換模塊以148.5 MHz雙邊沿采樣5 bit數(shù)據(jù)，用Xilinx FPGA自帶原語IDDRE1實現(xiàn)[5]；以74.25 MHz完成10 bit到20 bit的轉(zhuǎn)換；解擾和序列檢測用IP核實現(xiàn)，直接還原出亮度信號Y和色差信號CrCb數(shù)據(jù)、幀起始、幀結(jié)束、行計數(shù)等信號[6]。

圖4 HD-SDI接口模塊

4.2 DDR4接口

DDR4控制器采用Xilinx自帶MIG實現(xiàn)，BL為8，核心頻率300 MHz，工作時鐘1200 MHz，數(shù)據(jù)時鐘2400 MHz（工作時鐘雙邊沿采樣），本系統(tǒng)采用FPGA外掛2組DDR4（每組2片）作為4路視頻數(shù)據(jù)緩存，通過乒乓切換完成讀寫控制。

4.3 HDMI接口

系統(tǒng)選用ADI公司的ADV7511作為高清多媒體接口 (HDMI)發(fā)送器，其支持多種像素編碼格式，ADV7511和FPGA之間通過I2C串行控制總線進行通信。本設(shè)計方案中，在ADV7511與FPGA芯片利用I2C總線通信正式開始前，需要對ADV7511芯片內(nèi)部的寄存器組進行復(fù)位操作，復(fù)位時為低電平有效。SCL和SDA為I2C總線的時鐘信號和數(shù)據(jù)信號。

4.4 其他接口

系統(tǒng)設(shè)計一個RS232接口，與上位機通信，接收上位機發(fā)來的指令選通4路HD-SDI視頻數(shù)據(jù)中的某一路轉(zhuǎn)換為HDMI輸出。選通指令為：

0xaa，0x00，0x55；//選通第 1 路 HD-SDI

0xaa，0x01，0x55；//選通第 2 路 HD-SDI

0xaa，0x02，0x55；//選通第 3 路 HD-SDI

0xaa，0x03，0x55；//選通第 4 路 HD-SDI

如果系統(tǒng)收到選通第1路HD-SDI顯示指令，則在DDR4讀取時只循環(huán)讀出第1路視頻數(shù)據(jù)映射的地址空間即可。系統(tǒng)默認顯示第1路視頻。

5 結(jié)果驗證

系統(tǒng)選用的SDI相機輸出格式為1080P、25 fps，在Xilinx開發(fā)版上調(diào)試，HDMI輸出顯示正常。圖略。

6 結(jié)束語

采用FPGA實現(xiàn)HD-SDI到HDMI接口的轉(zhuǎn)換，在提升系統(tǒng)性能的同時降低了成本，且具有極大的靈活性，F(xiàn)PGA可以靈活兼容不同的SDI接口標準；采用DDR4進行緩存在提升處理速度的同時為后期在FPGA中實現(xiàn)圖像預(yù)處理打好基礎(chǔ)。

[1]陳東成.基于FPGA的Camera Link轉(zhuǎn)HD-SDI接口轉(zhuǎn)換系統(tǒng)[J].液晶與顯示，2014，29(6)：1066-1067.

[2]徐大鵬.HD-SDI視頻嵌入式圖像采集系統(tǒng)設(shè)計[J].計算機測量與控制，2015，23(9)：3214.

[3]楊帆.基于FPGA的SDI接口的設(shè)計與實現(xiàn)[J].天津理工大學(xué)學(xué)報，2008,24(3)：56-57.

[4]潘磊.基于FPGA的HDMI視頻流圖像處理的系統(tǒng)設(shè)計[J].實驗室研究與探索,2015,34(10)：77-78.

[5]夏宇聞.Verilog數(shù)字電路設(shè)計[M].北京：人民郵電出版社，2005：100-110.

[6]吳清華.基于FPGA的高清視頻拼接轉(zhuǎn)換系統(tǒng)設(shè)計[D].北京：電子工業(yè)出版社，2011:15.

[7]劉歡.數(shù)字高清視頻傳輸系統(tǒng)及其視頻接口轉(zhuǎn)換的設(shè)計[D].成都：電子科技大學(xué)，2010:20.