葉先萬 吳松和 何仲濤 蘭潤琦 劉聰鑫

摘要：隨著電子科學技術的不斷發(fā)展，幅頻特性測試技術在通信、雷達等領域有廣泛的應用。文章自主設計并制作了基于快速傅立葉變換技術的幅頻特性測試裝置，能夠對信號的頻率及幅度信息進行有效分析。該裝置系統(tǒng)兼顧軟硬件協(xié)同工作，既能夠提供硬件電路的可重配性，也兼具軟件的靈活性，具有很好的學習價值。

關鍵詞：DDS;可控增益;幅頻特性

1 總體設計

本系統(tǒng)針對當前幅頻測試裝置對可控成本的亟需采用了基于AD9851芯片的信號發(fā)生器，在1MHz到40MHz頻率范圍內(nèi)，生成1MHz步進的信號，使其通過AD603放大器進行A/D轉換，在嵌入式異構計算ICORE平臺上，結合FPGA高性能處理性能，實現(xiàn)并行FFT運算，再與ARM配合組成雙核心系統(tǒng)板，對信號進行處理，顯示出信號隨頻率變化的規(guī)律，最后傳送到示波器中，顯示輸出信號的幅頻特性。

整體方案采用掃頻法。其原理為使信號源輸出的頻率按特定規(guī)律自動連續(xù)并且周期性重復，利用雙核心系統(tǒng)板將輸出送到示波器上顯示，從而得到幅頻特性曲線。該方案不會出現(xiàn)頻率點離散而遺漏細節(jié)的問題，并且得到的是動態(tài)頻率特性，更符合實際應用。其總體框圖如圖1所示。

2 硬件電路設計

2.1 信號發(fā)生器電路分析與設計

信號發(fā)生器電路主要由兩部分組成：AD9851核心電路和七階無源濾波器電路。下面分別介紹這兩部分電路。

2.1.1 AD9851核心電路分析與設計

AD9851核心電路中DDS芯片以穩(wěn)定度高的參考時鐘為參考源，通過精密的相位累加器和數(shù)字信號處理，通過高速D/A變換器產(chǎn)生所需的正弦波。在本電路中，輸出電流IOUT1和IOUT2引腳并接電位器到地，使AD9851正弦波輸出幅值可以滿足要求，通過改變可變電阻阻值即可改變輸出電壓值。

2.1.2 七階無源濾波器分析與設計

七階無源低通濾波器能夠有效抑制DDS的輸出雜散，濾除雜波得到有用的信號。其設計原理如下：

①根據(jù)所需的截止頻率，計算M的值：M=所需截止頻率/歸一化截止頻率。

②由M的值算電路所需的電感和電容值：L（new）=L（old）/M，C（new）=Cold） /M。

③根據(jù)所需特征阻抗算得K值：K=待設計濾波器特征阻抗/歸一化濾波器特征阻抗。

④由K值求得最終的電感和電容值：L= L（new）×K，C=C（new） /K。

根據(jù)以上步驟，以特征阻抗50Ω，截止頻率77MHz，可算得所需滿足的低通濾波器的元件值。

2.2 放大器電路分析與計算

AD603帶內(nèi)紋波較大，而兩級級聯(lián)時最大增益可達60dB，因此，模塊中在兩級AD603中間加了低通濾波器使通帶內(nèi)平坦。為拓寬其增益范圍及帶寬范圍，本電路最后一級設計了放大電路，通過改變電阻值就可以改變其放大倍數(shù)，從而提高輸出電壓值。電路框圖如圖2所示。

該放大電路由射極跟隨器AD603放大電路和增益控制電路組成，下面分別介紹這三部分電路。

2.2.1 電壓跟隨器

為滿足放大器輸入阻抗的要求，在放大電路前端設計一個電壓跟隨器，實現(xiàn)輸入阻抗匹配。

2.2.2 AD603電路

AD603放大電路由兩級程控放大及末級增益放大組成，為了使通帶內(nèi)輸出平坦，在第一級和第二級之間加入低通濾波器。兩級AD603的控制模式都選擇90MHz帶寬模式，按照官方芯片手冊的連接方式來設計電路，兩級AD603的增益控制引腳直接短接，實現(xiàn)增益的同步設置。末級放大器連接方式為同相輸入比例放大，其增益由電阻的比值來確定。

2.2.3 增益控制電路

由于AD603的有效增益控制范圍有限，故可通過調(diào)節(jié)電位器的阻值來控制所需的電壓值，使VG的變化范圍達到所需要求。

2.3 幅頻特性測試裝置

用STMF103和CycloneIV EP4CE622C8雙核心系統(tǒng)板作為該幅頻特性測試裝置。將數(shù)據(jù)輸入控制模塊的6位輸出地址作為ROM輸入數(shù)據(jù)緩存，此時的輸出即為FFT輸入信號的實部。經(jīng)過ROM控制模塊得到FFT的全部輸入信號，輸入IP核中進行傅立葉變換。

3 程序的設計

AD9851內(nèi)部含有高速、高性能的10位D/A轉換器，可用作全數(shù)字編程的頻率合成器，可產(chǎn)生穩(wěn)定、純凈的正弦波，其產(chǎn)生正弦波的流程圖如圖3所示。

軟件流程圖如圖4所示，系統(tǒng)首先時鐘初始化，AD采樣電路開始采樣前端放大電路的輸出信號，由于FFT運算模塊和采樣模塊速率差別很大，因而選用一個FIFO緩沖，采樣完畢的數(shù)據(jù)輸入FPGA內(nèi)FIFO緩存，F(xiàn)IFO寫滿后依次輸出到FFT IP核運算，運算成功則將頻率及幅值信息保存在ROM中，并且給ARM輸出中斷信號，運算失敗則返回至FFT IP核的調(diào)用。ARM這邊收到FPGA發(fā)出的中斷信號，調(diào)用終端服務程序，從FPGA的ROM中讀取頻率及幅值信息。

在本設計中，控制及計算部分都由FPGA來實現(xiàn)。其中Nios核完成鍵盤控制，液晶顯示、FFT算法實現(xiàn)、功率計算、周期性判斷及失真度測量的功能;而自動增益控制、A/D轉換控制以及數(shù)字濾波器則由VHDL語言實現(xiàn)，以減輕CPU的負擔，同時兩部分并行處理提高了系統(tǒng)的速度。

4 結語

文章自主研究并設計出一種可遠程顯示信號幅頻特性的測試裝置，在硬件上集中分析了放大電路、增益控制電路、濾波電路等電路設計;在軟件上，采用FP-GA+ARM異構設計，在FPGA中輸入FIR）、調(diào)用IP核、實現(xiàn)FFT運算對信號進行快速處理，經(jīng)過FSMC總線連接ARM進行控制和幅頻特性顯示。整套裝置設計原理較為創(chuàng)新，實現(xiàn)效果比較理想，可以很好的運用于課題學習制作中。

參考文獻

[1]方華.一種遠程幅頻特性測試裝置的設計[J].科技創(chuàng)新導報，2017，14（28）：1-2.

[2]許賽男.幅頻特性的數(shù)學分析[J].信息化研究，2005， 31（12）：16-19.

[3]葉先萬，蔣碧波，李躍偉.一種智能無線充電系統(tǒng)設計[J].計算機測量與控制，2018，（6）.

[4]王宏蕊，李向國，白海海，等.一種遠程幅頻特性測試儀的設計[J].蘭州文理學院學報（自然科學版），2018，（3）.