李鵬

摘要：該頻率特性測(cè)試儀主要包括系統(tǒng)控制部分，雙路同步DAC部分，被測(cè)網(wǎng)絡(luò)部分，信號(hào)采集處理部分，顯示部分和電源部分。全系統(tǒng)以FPGA為主體，正交掃頻信號(hào)源采用雙通道高速DA模塊實(shí)現(xiàn)，可產(chǎn)生兩路正交輸出的信號(hào)，掃頻范圍及掃頻步進(jìn)值可設(shè)置。被測(cè)網(wǎng)絡(luò)由一個(gè)RLC串聯(lián)諧振電路構(gòu)成。頻率特性測(cè)試及顯示部分使用正交解調(diào)原理，將經(jīng)過(guò)被測(cè)網(wǎng)絡(luò)的信號(hào)與兩路正交信號(hào)相乘，經(jīng)低通濾波后，由單片機(jī)ADC采集數(shù)據(jù)，經(jīng)單片機(jī)處理后在示波器屏上畫(huà)出幅頻特性曲線和相頻特性曲線。通過(guò)調(diào)試和完善完成了題目要求的基本部分和發(fā)揮部分，并有自己創(chuàng)新的部分。

關(guān)鍵詞： FPGA；DDS正交信號(hào)發(fā)生器；幅頻特性，相頻特性

中圖分類號(hào)：TM935 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2016）04-0218-03

Design of Frequency Characteristic Testing Instrument Based on FPGA

LI Peng

（Xizang Minzu University， Xianyang 712082， China）

Abstract：The frequency characteristic testing instrument mainly comprises a system control part， a double channel synchronous DAC part， a test network part， a signal collecting and processing part， a display part and a power supply part. The system takes the FPGA as the main body， and the orthogonal frequency sweep signal source is realized by using the dual channel high speed DA module， which can produce the signals of two channels quadrature output， the sweep frequency range and the sweep frequency step value can be set up. The network is composed of a RLC series resonant circuit. Frequency characteristic test and display part using quadrature demodulation principle， will be through the detected network signal and two orthogonal signals are multiplied， after low-pass filtering， by MCU ADC data acquisition， SCM processing on the oscilloscope screen draw the amplitude frequency curve and phase frequency curve. Through the debugging and improvement of the basic part of the requirements of the completion of the requirements and play a part， and have their own innovation.

Key words： FPGA； DDS orthogonal signal generator； amplitude frequency characteristic； phase frequency characteristic

1 方案論證

1.1 正交掃頻信號(hào)源的設(shè)計(jì)

方案一VCO+0°/90°移相器

筆者采用傳統(tǒng)的壓控振蕩器和0°/90°移相器生成正交掃頻信號(hào)源。

方案二：采用高性能的DDS芯片來(lái)制作

AD9854系列芯片產(chǎn)品具有較高的性價(jià)比，AD9854數(shù)字合成器是高集成度的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器通過(guò)數(shù)字化編程可以輸出I、Q兩路合成信號(hào)。AD9854的DDS具有48位的頻率分辨率（在300M系統(tǒng)時(shí)鐘下，頻率分辨率可達(dá)1uHZ）。輸出17位相位截?cái)啾ＷC了良好的無(wú)雜散動(dòng)態(tài)范圍指標(biāo)。AD9854允許輸出的信號(hào)頻率高達(dá)150MHZ，而數(shù)字調(diào)制輸出頻率可達(dá)100MHZ。通過(guò)內(nèi)部高速比較器正弦波轉(zhuǎn)換為方波輸出，可用作方便的時(shí)鐘信號(hào)發(fā)生器。

方案三：利用FPGA配合高速DAC芯片來(lái)制作正交掃頻信號(hào)源

利用Altera公司的FPGA芯片來(lái)制作正交掃頻信號(hào)、與MSP430進(jìn)行通信來(lái)對(duì)掃頻信號(hào)的控制及顯示電路，不僅減小了電路尺寸，而且還增強(qiáng)了抗干擾性，使可靠性得到了進(jìn)一步的提高。該掃頻信號(hào)源克服了傳統(tǒng)掃頻信號(hào)源電路復(fù)雜、具有掃頻和點(diǎn)頻兩種頻率輸出方式及測(cè)頻、掃速控制等功能。

處于綜合考慮，即以便本次的設(shè)計(jì)，選擇方案三。

1.2 總體設(shè)計(jì)方案

1）設(shè)計(jì)任務(wù)

根據(jù)零中頻正交解調(diào)原理，設(shè)計(jì)并制作一個(gè)雙端口網(wǎng)絡(luò)頻率特性測(cè)試儀，包括幅頻特性和相頻特性其示意圖如圖1所示。

2）系統(tǒng)設(shè)計(jì)框圖

3）系統(tǒng)硬件的主要組成

核心部分采用FPGA核心板，經(jīng)過(guò)AD9764轉(zhuǎn)換成模擬信號(hào)，再經(jīng)過(guò)40M無(wú)源6階橢圓低通濾波器做成自制DDS正交信號(hào)發(fā)生器，外圍電路板是雙路AD835乘法電路和雙路2階有源濾波器電路濾波成直流交付于MCU，MCU采集并計(jì)算后，在示波器屏幕顯示輸出。

2 理論分析與電路設(shè)計(jì)

2.1 DDS正交信號(hào)發(fā)生器

1）DDS的基本原理：

相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖fs，加法器將頻率控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字k相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。

筆者要在1M-40MHz之間檢測(cè)頻率特性，所以要經(jīng)過(guò)40MHz低通濾波器，會(huì)有一定的衰減，所以筆者在FPGA部分做數(shù)字補(bǔ)償，使得幅頻均衡。

2）幅頻均衡的原理如下：

1M-40MHz的頻率范圍，步進(jìn)為100KHZ，所以筆者將得到1M-40MHz之間的n個(gè)點(diǎn)的幅值A(chǔ)，記為A=[[a1]，[a2]，[a3]…，[an-1]，[an]]，由于雙路濾波效果不同，交換DA與濾波通道，得到幅值B，記為B=[[b1]，[b2]，[b3]…，[bn-1]，[bn]]，最終得到A+B[[a1+b1]，[a2+b2]，[a3+b3]，…， [an-2+bn-2][an-1+bn-1]， ，[an+bn]]，求的[MIN（A+B）]，則通過(guò)計(jì)算筆者將幅值均衡到[MIN（A+B）]=[（A+B）MIN（A+B）A+B]，達(dá)到幅值均衡的目的。

2.2 DAC數(shù)模轉(zhuǎn)換電路

DA 轉(zhuǎn)換芯片采用14位100Mps的ADC9764AR轉(zhuǎn)換芯片，設(shè)計(jì)電路如下：

2.3 乘法電路設(shè)計(jì)原理

乘法器電路如圖所示：

自制DDS信號(hào)發(fā)生器產(chǎn)生[Acos（wt）]和[Asin（wt）]兩路信號(hào)源，假設(shè)被測(cè)電路的增益為G，相位為[?]，則被測(cè)電路的信號(hào)為[AGcos（wt+?）]，經(jīng)過(guò)乘法器之后得到

其中[CF1]的直流分量為[A2Gcos?2]，[CF2]的直流分量為[A2Gsin?2]

設(shè)直流分量[A2Gcos?2]=M，[A2Gsin?2]=N

M，N分別為數(shù)字部分采集數(shù)據(jù)，則解得G=[4M2+4N2A4]

[?=arccos（MM2+N2）]

對(duì)不同頻率下的G，[?]的值進(jìn)行采樣得到的即為簡(jiǎn)易頻率特性曲線的不同幅值下的幅頻特性圖和相頻特性圖。

最終交流分量為1M-40M，加入兩階100KHZ低通濾波器濾掉其中的交流分量，得到的直流分量值為[A2G2]。然后進(jìn)入AD轉(zhuǎn)換進(jìn)行數(shù)字部分處理。乘法器及濾波器電路原理圖如圖5。

2.4 顯示部分設(shè)計(jì)

本設(shè)計(jì)根據(jù)需要采用示波器屏幕來(lái)顯示波形，通常采用示波器的X-Y模式，通稱李沙育圖形。將兩個(gè)信號(hào)分別輸入到示波器的CH1和CH2，以CHI信號(hào)電壓為X-Y坐標(biāo)軸的X正半軸數(shù)值，以CH2為Y正半軸數(shù)值，得到的（X，Y）坐標(biāo)值為顯示出來(lái)的點(diǎn)。當(dāng)信號(hào)連續(xù)輸入時(shí)，點(diǎn)也連續(xù)，成為線和橢圓（圓），也就將幅頻特性及相頻特性繪制出來(lái)了。

3 系統(tǒng)的軟件設(shè)計(jì)

DDS主程序流程圖：

4 系統(tǒng)調(diào)試測(cè)試過(guò)程

4.1 調(diào)試儀器和設(shè)備

RIGOL DG4062信號(hào)發(fā)生器

RIGOL DS1152-EDU 150MHZ 1GSa/s數(shù)字示波器

XPD1252-C 寬帶雙通道掃頻儀

液晶顯示屏

4.2 測(cè)試過(guò)程

1） 系統(tǒng)調(diào)試（在沒(méi)有幅頻均衡之前，幅值圖測(cè)試如下）：

4.3 測(cè)試結(jié)果分析

1）測(cè)試數(shù)據(jù)分析

根據(jù)測(cè)量結(jié)果分析，本設(shè)計(jì)的數(shù)據(jù)在頻率誤差方面能夠滿足設(shè)計(jì)要求

2）誤差分析

由于元件誤差和焊接技術(shù)差別，會(huì)出現(xiàn)一些誤差。

5 總結(jié)

在整個(gè)設(shè)計(jì)制作的過(guò)程中，筆者始終關(guān)注系統(tǒng)的性能指標(biāo)和最終運(yùn)行結(jié)果的誤差，本著穩(wěn)定性和精確性并重的原則，筆者采取了諸多有效措施，對(duì)一些參數(shù)誤差較大的筆者進(jìn)行了多次調(diào)試和修改，最終完成了此次設(shè)計(jì)。同時(shí)也做了許多擴(kuò)展功能，結(jié)合MSP430單片機(jī)與FPGA相互通信，使得通過(guò)按鍵來(lái)控制正交信號(hào)的頻率和掃頻點(diǎn)頻方式，并能通過(guò)MSP430控制LCD12864顯示信號(hào)的頻率等信息。

參考文獻(xiàn)：

[1] 童詩(shī)白，華成英.模擬電子電路基礎(chǔ)[M].北京：高等教育出版社，1980：106-130.

[2] 高吉祥，唐朝京.全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽培訓(xùn)系列教程：電子儀器儀表設(shè)計(jì)[M].北京： 電子工業(yè)出版社，2007：203-210.

[3] 吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天大學(xué)出版社，2010：87-96.