李繼承 劉聰展 張翼飛 趙建領(lǐng) 閻 博,3

1（云南大學(xué) 昆明 620215）2（中國科學(xué)院高能物理研究所 粒子天體物理重點(diǎn)實(shí)驗(yàn)室 北京 100049）3（中國科學(xué)院大學(xué) 北京 100049）

基于FPGA的8通道脈沖波形分析器的研制

李繼承1,2劉聰展2張翼飛2趙建領(lǐng)2閻 博2,3

1（云南大學(xué) 昆明 620215）2（中國科學(xué)院高能物理研究所 粒子天體物理重點(diǎn)實(shí)驗(yàn)室 北京 100049）3（中國科學(xué)院大學(xué) 北京 100049）

設(shè)計(jì)了一個(gè)8通道的脈沖波形分析器。此系統(tǒng)以雙現(xiàn)場可編程門陣列(Field Programmable Gate Array,

FPGA)為核心，板載大容量同步雙端口隨機(jī)存取存儲(chǔ)器(Random-Access Memory, RAM)，并行8通道96 MHz高速采樣模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter, ADC)，能夠同時(shí)對(duì)8路脈沖波形進(jìn)行采樣分析，得到脈沖時(shí)間間隔譜、脈沖幅度譜和脈沖寬度譜。該設(shè)備ADC以10.4 ns的采樣間隔采集脈沖數(shù)據(jù)，通過通用串行總線(Universal Serial Bus, USB) 2.0與電腦實(shí)現(xiàn)數(shù)據(jù)上傳，并借助上位機(jī)進(jìn)行數(shù)據(jù)的實(shí)時(shí)顯示。該設(shè)備已成功運(yùn)用于硬X射線調(diào)制望遠(yuǎn)鏡(Hard X-ray Modulation Telescope, HXMT)衛(wèi)星高能主探測器的電性測試，并能夠廣泛適用于核輻射研究領(lǐng)域。

現(xiàn)場可編程門陣列，多通道，高分辨率，脈沖波形分析器

硬X射線調(diào)制望遠(yuǎn)鏡(Hard X-ray Modulation Telescope, HXMT)是我國第一個(gè)完全自主研制的空間X射線天文衛(wèi)星。高能主探測器是其中的主載荷，由18個(gè)單體構(gòu)成，總探測面積約為5000 cm2，探測能區(qū)20-250 keV[1]。主探測器采用NaI(Tl)/CsI(Na)復(fù)合晶體探測器，通過脈沖形狀甄別(Pulse Shape Discrimination, PSD)技術(shù)來實(shí)現(xiàn)NaI(Tl)主信號(hào)的篩選和CsI(Na)本底信號(hào)的排除[2]。

在主探測器工程研制中，需要與之配套的測試設(shè)備，以便對(duì)其在各階段和各試驗(yàn)環(huán)境中的物理性能進(jìn)行測試和分析。由于探測器數(shù)量較多、且采用復(fù)合晶體技術(shù)，需要測試設(shè)備能夠進(jìn)行至少6路并行采集數(shù)據(jù)能力，能獲取逐事例的脈沖幅度(0.2-2.5V)和脈沖寬度(1.2-3.5 μs)信息，實(shí)現(xiàn)能譜分析和PSD功能，并要求對(duì)59.5 keV光子的主探測器能譜分辨率的測試結(jié)果與Amptek生產(chǎn)的標(biāo)準(zhǔn)多道MCA8000D基本一致。

目前，國內(nèi)外市場上通用的測試設(shè)備（如MCA8000D、MULTIPORT II等）均不能滿足需求。為此，從主探測器研制需求出發(fā)，采用現(xiàn)場可編程門陣列(Field Programmable Gate Array, FPGA)技術(shù)，并基于高速模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter, ADC)采樣原理，研制了一個(gè)8路高速并行采樣的、可實(shí)現(xiàn)脈沖幅度和寬度同時(shí)測量的脈沖波形分析器。

1 設(shè)備整體構(gòu)架和工作原理

脈沖波形分析器主要由信號(hào)調(diào)理單元（8路）、高速ADC（8路）、主FPGA芯片、雙口隨機(jī)存取存儲(chǔ)器(Random-Access Memory, RAM)、從FPGA芯片和通用串行總線(Universal Serial Bus, USB)接口芯片構(gòu)成，如圖1所示。ADC對(duì)信號(hào)進(jìn)行高速采樣，主FPGA芯片實(shí)現(xiàn)脈沖幅度測量、脈沖寬度測量和脈沖時(shí)間間隔統(tǒng)計(jì)功能，從FPGA芯片實(shí)現(xiàn)數(shù)據(jù)打包，并控制USB接口芯片實(shí)現(xiàn)數(shù)據(jù)上傳和下載。

圖1 設(shè)備整體架構(gòu)圖Fig.1 Diagram of the system.

脈沖波形分析器的ADC采用了8組AD (Analog Devices)公司的AD轉(zhuǎn)換芯片AD9215-105，該芯片采用單電源3.3 V供電，采樣速率可達(dá)105MHz。FPGA采用Spartan3系列的XC3S400，208腳PQFP (Plastic Quad Flat Package)封裝，可用最大輸入輸出(Input/Output, I/O)有141個(gè)，有40萬門的邏輯資源，內(nèi)部時(shí)鐘頻率可達(dá)320MHz。

脈沖信號(hào)采集過程為：單通道輸入脈沖信號(hào)經(jīng)過前端信號(hào)調(diào)理電路進(jìn)行幅度變換后產(chǎn)生兩路輸出，一路至閾值觸發(fā)電路，與上位機(jī)軟件控制的觸發(fā)閾值電平進(jìn)行比較，生成觸發(fā)信號(hào)；另一路經(jīng)差分后送入高速ADC，并輸出采樣值和采樣時(shí)間。過閾觸發(fā)信號(hào)驅(qū)動(dòng)主FPGA對(duì)ADC輸出信息進(jìn)行讀取和存儲(chǔ)，并在觸發(fā)結(jié)束后開展信息的處理，獲取脈沖幅度、脈沖寬度和脈沖到達(dá)時(shí)間，隨即按照既定的格式整合成事例包，存入內(nèi)部FIFO (First-In First-Out)區(qū)。主FPGA內(nèi)的RAM寫控制邏輯將檢測到的FIFO區(qū)數(shù)據(jù)包寫入外部雙口RAM，作數(shù)據(jù)緩存，并由從FPGA的RAM讀控制邏輯對(duì)雙口RAM內(nèi)數(shù)據(jù)進(jìn)行讀取和打包，最后通過USB端口實(shí)現(xiàn)數(shù)據(jù)的上傳。

2 硬件設(shè)計(jì)

2.1 電源模塊

電源模塊原理框圖如圖2所示。采用DC-DC (Direct Current to Direct Current Converter)加LDO (Low Dropout Regulator)兩級(jí)電源變換模式，其中DC-DC主要作電壓變換，將輸入電壓變換到5 V，LDO做進(jìn)一步的線性變換，穩(wěn)定產(chǎn)生后續(xù)電路所需的各種電壓。

該設(shè)計(jì)一方面使得脈沖波形分析器能夠適應(yīng)較寬電源電壓環(huán)境，具有較強(qiáng)的抗外部電壓波動(dòng)能力；另一方面，通過LDO輸出高穩(wěn)定電壓電平，保證后續(xù)數(shù)字電路穩(wěn)定工作，實(shí)測LDO輸出電源紋波≤10 mV。

圖2 電源模塊原理框圖Fig.2 Diagram of the power supply module.

2.2 信號(hào)調(diào)理和ADC驅(qū)動(dòng)

信號(hào)調(diào)理模塊包括衰減器、跟隨器、放大器和單端轉(zhuǎn)差分電路，如圖3所示。衰減器由30 Ω和20 Ω兩個(gè)電阻串聯(lián)構(gòu)成，一方面將輸入脈沖衰減至原來的2/5，作為后端電路輸入；另一方面實(shí)現(xiàn)50 Ω的輸入匹配，減小高頻反射。衰減后的信號(hào)經(jīng)過跟隨器后分兩路輸出，一路經(jīng)過-1 V基線偏置后在AD8138放大器內(nèi)實(shí)現(xiàn)雙極性差分輸出；另一路通過放大器恢復(fù)至原初幅度大小，驅(qū)動(dòng)觸發(fā)電路，產(chǎn)生過閾使能信號(hào)。

圖3 信號(hào)調(diào)理模塊構(gòu)成Fig.3 Diagram of signal conditioning module.

設(shè)計(jì)中采用加法器來實(shí)現(xiàn)基線偏置，通過調(diào)整電路，使得輸入0-5 V信號(hào)對(duì)應(yīng)0-1024道，實(shí)現(xiàn)了ADC全通道利用，脈沖幅度測量精度約5 mV。 FPGA內(nèi)部DCM (Direct-Current Main)倍頻產(chǎn)生96MHz高速時(shí)鐘，利用時(shí)鐘分配器CDCVF2510A將該時(shí)鐘分為8路，為8個(gè)通道的ADC芯片提供了采樣時(shí)鐘。

2.3 閾值觸發(fā)電路

用高速比較器LT1719實(shí)現(xiàn)閾值判選功能，該芯片采用雙電源供電，輸入和輸出分別使用5 V和3.3 V電平，響應(yīng)時(shí)間4.5 ns，輸入輸出上升時(shí)間和下降時(shí)間為2.5 ns，能夠快速響應(yīng)，產(chǎn)生觸發(fā)信號(hào)。

圖4為閾值觸發(fā)電路圖，LT1719配置為滯回器，減少誤觸發(fā)[3]，增強(qiáng)可靠性。其中比較器輸出高電平VOH為3.3 V，低電平VOL為0，觸發(fā)上閾為：

其中：V+為高電平輸出的貢獻(xiàn)：

觸發(fā)下閾為：

根據(jù)VTH和VTL表達(dá)式，并依據(jù)設(shè)計(jì)指標(biāo)提出的觸發(fā)上閾和下閾，可以確定各電阻的阻值。

圖4 閾值觸發(fā)電路Fig.4 Threshold trigger circuit module.

觸發(fā)閾值由上位機(jī)給出，通過USB下傳至USB控制器，USB控制器按照通道及給定閾值，控制DAC (Digital-to-Analog Converter)轉(zhuǎn)換為相應(yīng)的閾值。這里采用的DAC為TI (Texas Instruments)公司生產(chǎn)的低速串行外設(shè)(Serial Peripheral Interface, SPI)接口DAC芯片TLV5638，其接口簡單，無需復(fù)雜外部電路。

2.4 雙端口RAM和USB 2.0接口設(shè)計(jì)

數(shù)據(jù)在傳輸過程中，可能出現(xiàn)脈沖信號(hào)的堆積，特別是多通道同時(shí)產(chǎn)生觸發(fā)時(shí)，數(shù)據(jù)量將大大增加，而USB上傳過程受到USB 2.0速度限制，且上傳過程可能出現(xiàn)上位機(jī)讀取數(shù)據(jù)的延遲，因此有必要對(duì)數(shù)據(jù)進(jìn)行緩沖。本系統(tǒng)設(shè)計(jì)了一個(gè)大容量的雙端口RAM，完成主從兩個(gè)FPGA間數(shù)據(jù)的交互與緩沖。

USB 2.0模塊采用Cypress公司的CY7C68013A芯片，該芯片內(nèi)部集成8051內(nèi)核，EZ-USB內(nèi)集成USB 收發(fā)器、智能串行接口引擎SIE (Serial Interface Engine)和PLL (Phase Locked Loop)組成的USB 2.0物理層協(xié)議處理器，可以完成大部分USB 2.0協(xié)議處理，這使得用戶不必花太多的時(shí)間在USB協(xié)議上，大大加快了開發(fā)過程。該USB芯片的設(shè)計(jì)主要外部電路為時(shí)鐘、復(fù)位和PROM (Programmable Read-Only Memory)的電路。參照Cypress參考文檔《EZ-USB TRM》[4]進(jìn)行設(shè)計(jì)。

3 軟件設(shè)計(jì)

系統(tǒng)固件代碼主要包括主、從FPGA代碼和USB固件代碼。主FPGA內(nèi)部主要模塊為：脈沖幅度分析模塊、脈沖寬度分析模塊、時(shí)間測量模塊、數(shù)據(jù)整合模塊、內(nèi)部RAM、通道FIFO、外部RAM控制模塊。從FPGA內(nèi)部主要模塊為：RAM讀控制模塊、數(shù)據(jù)打包模塊、USB寫入控制模塊（圖1）；USB 2.0的設(shè)計(jì)主要分為上傳數(shù)據(jù)固件代碼、下傳數(shù)據(jù)控制代碼和閾值控制的代碼。

當(dāng)輸入的脈沖信號(hào)前沿超過比較器的高閾值時(shí)，即產(chǎn)生過閾使能信號(hào)start，主FPGA持續(xù)將ADC輸出（96 MHz，逐點(diǎn)采樣）的波形數(shù)據(jù)讀出，并寫入內(nèi)部RAM，直至脈沖信號(hào)后沿低于比較器低閾值，觸發(fā)電路產(chǎn)生stop信號(hào)，F(xiàn)GPA停止讀取。數(shù)據(jù)讀取結(jié)束后，脈沖幅度分析器讀取RAM中每一個(gè)采樣點(diǎn)的道址，并做比較，獲取最大數(shù)值作為脈沖幅值；脈沖寬度分析器檢測出30%脈沖幅值所對(duì)應(yīng)的脈沖上升沿、下降沿時(shí)間，取后者與前者的差值作為脈沖寬度值。脈沖過閾觸發(fā)時(shí)間即為脈沖到達(dá)時(shí)間。主FPGA模塊提取脈沖信號(hào)后傳輸給從FPGA模塊，后者將對(duì)數(shù)據(jù)進(jìn)行打包處理，并控制USB實(shí)現(xiàn)數(shù)據(jù)上傳。

在CY7C68013中，數(shù)據(jù)上傳支持兩種模式：Slave FIFO模式和GPIF (General Programmable Interface)模式[5]。本文采用Slave FIFO模式，F(xiàn)PGA只需對(duì)USB端點(diǎn)當(dāng)作FIFO寫入數(shù)據(jù)即可，芯片自動(dòng)將數(shù)據(jù)上傳至PC。而閾值的下傳則由控制傳輸完成，主機(jī)給出通道與需設(shè)置的閾值信息，由微控制器解碼并控制相應(yīng)的DAC完成轉(zhuǎn)換輸出，控制信號(hào)過閾值。

4 性能標(biāo)定及能譜測量

圖5為基于FPGA的脈沖波形分析器的電路設(shè)計(jì)實(shí)物圖，圖5中簡要標(biāo)識(shí)了各區(qū)域的功能。在完成電路設(shè)計(jì)和調(diào)試之后，利用信號(hào)發(fā)生器（圖6中虛線連接部分）產(chǎn)生幅度0.05-5 V、寬度0.1-9.5 μs的脈沖信號(hào)，分別測試了波形分析器的信號(hào)寬度、幅度、時(shí)間響應(yīng)特性，擬合得到脈沖幅度響應(yīng)函數(shù)（1通道）為：Vout=0.9997Vin+0.00007，其中，Vout為脈沖波形分析器響應(yīng)的信號(hào)幅度，V；Vin為輸入脈沖信號(hào)幅度，V。積分非線性＜0.07%。寬度（峰值30%處的寬度）響應(yīng)函數(shù)（1通道）為：Wout=1.008Win+0.008，其中，Wout為脈沖波形分析器響應(yīng)的信號(hào)寬度值，ns；Win為輸入脈沖信號(hào)寬度，ns。積分非線性＜0.57%。圖形結(jié)果見文獻(xiàn)[6]。測試結(jié)果表明，脈沖幅度波形分析器具有良好的脈沖幅度和脈沖寬度線性響應(yīng)關(guān)系。綜合標(biāo)定后的脈沖波形分析器的主要性能參數(shù)見表1。

圖5 脈沖波形分析器實(shí)物圖Fig.5 Pulse shape analyzer.

表1 脈沖波形分析器的主要性能參數(shù)Table 1 Performance parameters of the pulse shape analyzer.

可見脈沖幅度波形分析器具有采樣精度高、分析波形幅度和寬度范圍廣、通道數(shù)多、系統(tǒng)供電范圍寬、具備PSD功能等特點(diǎn)。

按照圖6實(shí)線部分所示的測試方法，用脈沖波形分析器對(duì)實(shí)際的主探測器性能進(jìn)行測量。241Am為放射源，主探測器(High-Energy Detector, HED)（由NaI(Tl)/CsI(Na)復(fù)合晶體、光電倍增管(Photomultiplier Tube, PMT)和電子學(xué)構(gòu)成[1]）做X/γ探測及光電轉(zhuǎn)換（圖6中HXMT/HED為主探測器結(jié)構(gòu)簡圖），測試設(shè)備（即脈沖波形分析器）實(shí)現(xiàn)數(shù)據(jù)分析及存儲(chǔ)。

圖6 MCA標(biāo)定測試系統(tǒng)和HXMT/HED性能測試系統(tǒng)Fig.6 Diagram of energy spectrum measurement system.

通過上位機(jī)軟件讀出數(shù)據(jù)并顯示，得到如圖7所示結(jié)果。其中圖7(a)為脈沖信號(hào)到達(dá)時(shí)間間隔譜，符合指數(shù)分布，表明系統(tǒng)中對(duì)事例的定時(shí)功能正常；圖7(b)為脈沖信號(hào)寬度譜，左峰為NaI(Tl)信號(hào)，右峰為CsI(Na)信號(hào)，兩峰分離顯著，通過設(shè)定脈沖寬度閾值即可實(shí)現(xiàn)PSD甄別功能；圖7(c)為脈沖信號(hào)幅度譜，最高峰為241Am衰變產(chǎn)生的59.5 keV的γ射線光子形成的全能峰。

圖7 實(shí)測主探測器對(duì)241Am放射源的能譜(a) 時(shí)間間隔譜，(b) 寬度譜，(c) 幅度譜Fig.7 Energy spectrum of241Am. (a) Pulse interval spectrum, (b) Pulse width spectrum, (c) Pulse amplitude spectrum

利用PSD甄別技術(shù)剔除CsI(Na)成分，對(duì)NaI(Tl)成分做統(tǒng)計(jì)，并做擬合得到其能量分辨率為(14.0±0.3)%@59.5 keV，與標(biāo)準(zhǔn)測試設(shè)備MCA8000D所得的(14.2±0.3)%@59.5 keV一致（圖8），表明脈沖波形分析器性能良好，達(dá)到HXMT/HED性能測試要求。

圖8 脈沖波形分析器與MCA8000D對(duì)241Am放射源所測能譜比較Fig.8 Energy spectrum of241Am by pulse wave analyzer and MCA8000D.

5 結(jié)語

基于FPGA和高速ADC技術(shù)，設(shè)計(jì)了一個(gè)8通道脈沖波形分析器，它具有8路高速并行采樣、幅度分析、寬度分析、時(shí)間測量等功能，能夠?qū)Ψ?-5 V、寬度0.1-9.5 μs (30% Vpp)的單極性正脈沖信號(hào)進(jìn)行準(zhǔn)確的測量，滿足HXMT衛(wèi)星高能主探測器的電性測試要求，并已運(yùn)用于HXMT衛(wèi)星項(xiàng)目研制中。

本測試設(shè)備具備小型、便攜特點(diǎn)，具有多通道、PSD功能，在輻射探測領(lǐng)域具有廣泛的應(yīng)用前景。

1 張翼飛. HXMT硬X射線探測器性能研究[D]. 北京:中國科學(xué)院高能物理研究所, 2011. ZHANG Yifei. Study of performance of HXMT hard X-ray detector[D]. Beijing: Institute of High Energy Physics, Chinese Academy of Sciences, 2011.

2 李延國, 李惕碚. 新型脈沖形狀甄別器[J]. 核電子學(xué)與探測技術(shù), 2003, 23(5): 391-396. DOI: 10.3969/j.issn. 0258-0934.2003.05.002. LI Yanguo, LI Xipei. New type of pulse-shape analyzer[J]. Nuclear Electronics & Detection Technology, 2003, 23(5): 391-396. DOI: 10.3969/j.issn.0258-0934.2003.05.002.

3 劉黎輝. 高速遲滯比較電路研究及實(shí)驗(yàn)[J]. 電子測量技術(shù), 2007, 30(2): 46-49. DOI: 10.3969/j.issn.1002-7300.2007.02.015. LIU Lihui. Research and experiment of high-speed comparing circuit with hysteresis[J]. Electronic Measurement Technology, 2007, 30(2): 46-49. DOI: 10.3969/j.issn.1002-7300.2007.02.015.

4 EZ-USB FX2 technical reference manual[R]. Version 2.2. San Jose, CA, USA: Cypress Semiconductor Corporation, 2000.

5 蔣金濤, 楊鳴. USB 2.0控制器EZ-USB-FX2的性能特點(diǎn)及其數(shù)據(jù)傳輸實(shí)現(xiàn)[J]. 計(jì)算機(jī)工程與應(yīng)用, 2005, 41(11): 94-96. DOI: 10.3321/j.issn:1002-8331.2005.11. 030.JIANG Jintao, YANG Ming. The features of EZ-USB-FX2 and the implementation of data transfer[J]. Computer Engineering and Applications, 2005, 41(11): 94-96. DOI: 10.3321/j.issn:1002-8331.2005.11.030.

6 李繼承. HXMT高能主探測器探頭地面測試設(shè)備研制[D].云南: 云南大學(xué), 2016.LI Jicheng. Design and performance of the on-ground measurement system for the HED on board HXMT[D]. Yunnan: Yunnan University, 2016.

Development of a FPGA-based 8-channel pulse wave analyzer

LI Jicheng1,2LIU Congzhan2ZHANG Yifei2ZHAO Jianling2YAN Bo2,3

1(Yunnan University, Kunming 620215, China) 2(Key Laboratory of Particle Astrophysics, Institute of High Energy Physics, Chinese Academy of Sciences, Beijing 100049, China) 3(University of Chinese Academy of Sciences, Beijing 100049, China)

Background： The hard X-ray modulation telescope (HXMT) is devoted to performing an X-ray all-sky imaging survey, and carrying out pointed observations of the celestial bodies such as black-hole with high sensitivity. The 18 high energy X-ray detectors (HEDs) are the main payload on the HXMT. Purpose： This study aims to design a new type of multi-channel pulse wave analyzer for hard X-ray for the HEDs. Methods： Based on field programmable gate array (FPGA) technology, the pulse wave analyzer is structured with two FPGAs, eight high speed acquisition analog-to-digital converters (ADCs) (with 96-MHz clock driver), 32 K×16 dual port random-access memory (RAM) and one universal serial bus (USB) 2.0. It can deal with 8-channel input pulses in parallel to obtain pulse height, width and reaching time from each channel. All those data can be displayed in real time on computer. Results： It is confirmed experimentally that the pulse wave analyzer performance is comparable with the MCA8000D in energy spectral acquisition. Conclusion： This pulse wave analyzer has been successfully used in the HEDs performance testing, and can be used widely in the radiation detection.

FPGA, Multiple channel, High resolution, Pules wave analyzer

LI Jicheng, male, born in 1989, graduated from Yunnan University with a master’s degree in 2016, focusing on instrument electronics Corresponding author: LIU Congzhan, E-mail: liucz@ihep.ac.cn

date: 2017-03-27, accepted date: 2017-05-14

10.11889/j.0253-3219.2017.hjs.40.090401

國家自然科學(xué)基金(No.111167302428)資助

李繼承，男，1989年出生，2016年于云南大學(xué)獲碩士學(xué)位，研究領(lǐng)域?yàn)閮x器電子學(xué)通信作者：劉聰展，E-mail: liucz@ihep.ac.cn

2017-03-27，

2017-05-14

Supported by National Natural Science Foundation of China (No.111167302428)

TL822+.4