夏俊雅，曾以成，崔晶晶

?

高階曲率補償?shù)蜏仄禂?shù)帶隙基準電壓源設計

夏俊雅，曾以成，崔晶晶

（湘潭大學 微電子科學與工程系，湖南 湘潭 411105）

設計了一種高階曲率補償?shù)蜏仄禂?shù)的CMOS帶隙基準電壓源，采用自偏置共源共柵結構，降低了電路工作的電源電壓。采用電流抽取電路結構，在高溫階段抽取與溫度正相關電流，低溫階段抽取與溫度負相關的電流，使得電壓基準源在整個工作溫度范圍內有多個極值點，達到降低溫漂系數(shù)的目的。在0.5 μm CMOS工藝模型下，Cadence Spectre電路仿真的結果表明，在–40~+145℃范圍內，溫度特性得到了較大的改善，帶隙基準電壓源的溫漂系數(shù)為7.28×10–7/℃。當電源電壓為2.4 V時電路就能正常工作。

帶隙基準電壓源；共源共柵；高階曲率補償；低溫漂系數(shù)；高低溫補償；電流抽取

基準源是模擬芯片所必不可少的電路，它為電路提供高質量、高穩(wěn)定性的電流和偏置電壓，而且它的性能會直接影響到電路的性能[1]。帶隙基準電壓源被廣泛地運用到寄存器、A/D(模/數(shù)轉換器)、D/A（數(shù)/模轉換器）、振蕩器等電路中[2]。一般的基準源電路含有運算放大器電路結構，這種結構使得基準電壓源有較低的溫漂系數(shù)，但這種電路結構復雜、功耗較大，且運算放大器的性能對基準電壓源的性能有較大的影響，其失調電壓與電源抑制比的影響最為明顯[3]。而采用自偏置共源共柵的CMOS電路來設計基準電壓源，不僅可以消除運算放大器的失調電壓對基準電壓源的影響，而且基準源具有良好溫度特性，電路的功耗很小[4]。

早期的帶隙基準電路只有一階補償，沒有高階補償，溫度系數(shù)為（5~20）×10–6/℃，不能得到較低的溫漂系數(shù)[5]。為了進一步降低溫漂系數(shù)，近期又發(fā)展了一些其他方式對帶隙基準進行補償，如采用不同溫度系數(shù)電阻補償[6]、分段補償[7]、指數(shù)補償[8]等，溫度系數(shù)為（1~5）×10–6/℃。但是，采用不同溫度系數(shù)電阻補償受到工藝的影響比較大；分段補償通常分為三段，電路較復雜，占用版圖面積較大；指數(shù)曲率補償是通過MOS管的亞閾值區(qū)電流的指數(shù)相關性進行補償?shù)模麄€電路的輸出精度不夠，穩(wěn)定性也不好。

本文設計的帶隙基準電壓采用自偏置共源共柵CMOS結構，能消除運算放大器對基準電壓源電路的影響。本設計在傳統(tǒng)一階帶隙電壓源電路基礎上增加電流抽取電路來進行高階補償，電路簡單，易于實現(xiàn)，通過對抽取電流的精確控制，使電壓源有較低的溫漂系數(shù)。

1 傳統(tǒng)的共源共柵帶隙基準電壓源

傳統(tǒng)一階曲率補償共源共柵帶隙基準電壓源的電路如圖1所示。

此電路利用CMOS管的共源共柵結構使得NMOS管M1、M2的源端電壓相等，有[9-11]：

式中：BE1、BE2是Q1、Q2的基極-發(fā)射極的電壓；1是流過1的電流，且有：

(2)

令：

式中：C為集電極電流；S1、S2為飽和電流；T為正溫度系數(shù)的電壓；Q1、Q2的發(fā)射極面積之比為，可以得到[12]：

(4)

有

由此可知，1為正溫度系數(shù)的電流。而PMOS管M10和M6、M9和M8構成電流鏡，且兩組的寬長比均為，則有：

(6)

由式（6）可知，ref也是正溫度系數(shù)的電流。從而有

式中：BE3的溫度系數(shù)為負，ref的溫度系數(shù)為正，調整好電阻1、2的比值以及的值即可得到零溫度系數(shù)的基準電壓。

采用Cadence Spectre軟件仿真，給3 V的電源電壓，溫度范圍為–40~+145℃，基準電壓隨溫度變化的曲線如圖2所示。

2 電路結構設計

僅加一階補償，帶隙基準電壓的溫度特性曲線一般為開口向上或向下的拋物線，為了減小帶隙基準源的溫漂系數(shù)，較為有效的方法就是通過增加電壓溫度曲線極值點的數(shù)量來減小基準電壓的溫漂。文獻[13]中提到的分段補償是通過在高低溫階段注入與溫度相關的補償電流來降低溫漂系數(shù)，但是補償電流的產生電路結構復雜，不易調控。文獻[14]通過在低溫段的電流抽取及高溫段的電流注入來減小帶隙電壓溫漂。但在高溫階段同時進行電流的抽取及注入，使得電路較難調試，溫漂系數(shù)的改變也不是特別理想。

圖2 傳統(tǒng)一階補償共源共柵基準電壓的溫度曲線

本文設計的帶隙基準電壓源是在溫度曲線為開口向上的傳統(tǒng)帶隙的基礎上進行設計的。曲線開口向上，說明電壓值是在兩邊高中間低。要想使基準電壓的溫度曲線出現(xiàn)多個極點，可以通過將中間的曲線向上提，或者將兩端的曲線向下拉來實現(xiàn)。通過兩者的對比發(fā)現(xiàn)前者雖然溫漂系數(shù)得到補償?shù)切Ч幻黠@，不易于控制。后者補償明顯且易于調整控制。所以本文采用后者，通過電流抽取電路，使兩邊較高的曲線向下彎，阻止其增大，即可增加新的極點。在高溫階段，基準電壓是與溫度成正相關的，可以通過注入負溫度系數(shù)的電流，或者抽取正溫度系數(shù)的電流，來減小高溫階段的基準電壓的溫漂。在低溫階段，基準電壓是與溫度成負相關，同理，可以通過抽取負溫度系數(shù)的電流，或者注入正溫度系數(shù)的電流，使得低溫階段的基準電壓的溫漂減小。通過精確地控制抽取電流的大小，可有效增加基準電壓溫度曲線的極值點，降低電壓源的溫漂系數(shù)，提高電壓源的精度。

本文設計的高階曲率補償帶隙基準電壓源電路如圖3所示，分為兩個部分：一部分是基準源產生電路，即傳統(tǒng)一階補償?shù)墓苍垂矕艓痘鶞试吹漠a生電路，電阻用來為電路提供自偏置電壓，從而降低電路的工作電壓；另一部分為高階曲率補償電路，主要是由NMOS管NM1、NM2構成。

曲率補償電路的原理就是通過NMOS管的導通在高溫階段和低溫階段抽取相應的電流來減小帶隙電壓溫漂。

通過M9的鏡像作用，使流過的電流為PTAT（與溫度成正相關）電流，在電阻上產生了正溫度系數(shù)的電壓。在高溫階段，隨著溫度的升高，電壓逐漸增大。而電壓的大小決定著NM1的狀態(tài)。當溫度增大到一定值，大于NM1管的開啟電壓，此時NM1開始導通，并工作在線性區(qū)。此時流過NM1的漏極電流將隨著溫度的升高而增大，即開始通過NM1從總電流中抽取與溫度成正相關的電流。這樣，基準電壓值在高溫階段就不會無限制地增大，而是先增大到一定值再減小。通過NM1管對電流的抽取，基準電壓在高溫階段形成了一個新的極值點，實現(xiàn)了二階曲率補償，減小了其在高溫階段的溫漂。在高溫階段的基準電壓為：

式中：D1是流過NM1漏極的電流。

低溫階段補償通過NM2實現(xiàn)。NM2在整個溫度范圍內都工作在飽和區(qū)。Q4、Q5基極-發(fā)射極的電壓和足以使NM2工作在飽和區(qū)，而且三極管的基極-發(fā)射極電壓具有負溫度系數(shù)，從而使NM2的柵源電壓具有負溫度系數(shù)。工作在飽和區(qū)且柵源電壓為負溫度系數(shù)的NMOS管產生的漏極電流也與溫度呈負相關。由于抽取的電流在剛開始時最大，使得帶隙電壓在溫度最低點時比較小。隨著溫度的升高，抽取電流逐漸減小，基準電壓就隨著增大。由于補償電路是削弱電壓的變化趨勢而不是完全抵消，所以當帶隙電壓增大到一定值之后會開始減小，而不是無限制地增大，從而在低溫階段產生了新的極點，實現(xiàn)三階曲率補償，減小了其在低溫階段的溫漂。此時的基準電壓為：

式中：D2是流過NM2漏極的電流。

3 仿真結果與分析

基于0.5 μm CMOS工藝模型下，采用Cadence Spectre軟件對本文所設計電路進行仿真，仿真結果如圖4、圖5所示。

圖4的結果表明，在室溫27℃下，對電路進行直流掃描，電源電壓從0~5 V變化，電路在2.4 V即可正常工作。

圖4 基準輸出與電源電壓的關系曲線

圖5 補償后的基準電壓溫度曲線

圖5為加入補償?shù)幕鶞孰妷狠敵鰷囟惹€。與圖2相比，補償后的溫度曲線多了兩個極點，即極點A和C。由于在高溫階段，通過NM1抽取與溫度成正相關的電流，使得原來的電壓在高溫部分先上升后下降，形成了新的極點C。在低溫階段，通過NM2抽取與溫度成負相關的電流，使得原來的電壓在低溫部分先上升后下降，形成新的極點A。極點B相當于傳統(tǒng)帶隙基準源的極點。加入補償后的帶隙基準電壓源在–40~+145℃溫度范圍內的溫漂系數(shù)為7.28×10–7/℃。

仿真結果表明，電源電壓為3 V，溫度在–40~+145℃范圍時，加入補償之前，基準源輸出電壓的溫漂為831.57 μV，溫漂系數(shù)為4.03×10–6/℃，加入補償后，基準源輸出電壓的溫漂為148.17 μV，溫漂系數(shù)為7.28×10–7/℃。補償電路的加入使得基準電壓源的溫漂系數(shù)有了較大的減小。

本文與其他文獻的基準電壓源性能參數(shù)比較如表1所示。由表1可見，本設計電路簡單，在傳統(tǒng)共源共柵帶隙電壓源的基礎上，增加兩個MOS管即可在高低溫階段進行溫度補償，達到降低溫漂系數(shù)的目的，溫漂系數(shù)僅為7.28×10–7/℃。

表1 帶隙基準電壓源性能比較

Tab.1 The performance comparison of bandgap voltage sources

4 結論

本文在傳統(tǒng)共源共柵自偏置帶隙基準電壓源的基礎上，增加高低溫階段電流抽取電路，設計了一種高階曲率補償?shù)蜏仄禂?shù)的帶隙基準電壓源。電路結構簡單，易于調試控制，極大地優(yōu)化了溫漂系數(shù)。在室溫27℃下，電源電壓2.4 V，電路即可正常工作。在–40~+145℃范圍內，基準電壓源的溫漂系數(shù)僅為7.28×10–7/℃。

[1] 魏延存, 陳瑩梅, 胡正飛. 模擬CMOS集成電路設計 [M]. 北京: 清華大學出版社, 2010: 99-105.

[2] RAZAVI B. 模擬CMOS集成電路設計[M]. 陳貴燦, 程軍, 譯. 西安: 西安交通大學出版社, 2002: 309-323.

[3] 姬晶, 劉樹林. 一種無運放的高電源抑制比基準電壓源設計 [J]. 微電子學, 2014(5): 610-614+619.

[4] 代國定, 徐洋, 李衛(wèi)敏, 等. 高性能分段溫度曲率補償基準電壓源設計[J]. 浙江大學學報(工學版), 2010, 44(11): 2142-2147.

[5] ZHOU Z K, SHI Y, HUANG Z, et al. A 1.6V 25 μA 5 ppm/℃curvature-compensated bandgap reference [J]. IEEE Trans Circuit Syst I-Regul Papers, 2012, 59(4): 677-684.

[6] 韓健, 孫玲玲, 洪慧. 一種二階補償?shù)母呔葞痘鶞孰妷涸丛O計[J]. 杭州電子科技大學學報, 2008(5): 1-4.

[7] 姜樹法, 張國俊. 分段溫度曲率補償雙極工藝帶隙基準設計[J]. 微電子學與計算機, 2013, 30(4): 75-78.

[8] MING X, MA Y, ZHOU Z ,et al. A 1.3 ppm/℃BiCMOS bandgap voltage reference using piece wise exponential compensation technique [J]. Analog Integrated Circuit Signal Proc, 2011, 66(2): 171-176.

[9] 白浪, 劉文平. 一種自偏置低壓共源共柵帶隙基準電路設計 [J]. 微電子學與計算機, 2007(8): 52-55.

[10] 吳蓉, 張婭妮, 荊麗. 低溫漂高PSRR新型帶隙基準電壓源的研制[J]. 半導體技術, 2010(5): 503-506.

[11] 文武, 文治平, 張永學. 一種高精度自偏置共源共柵的CMOS帶隙基準源 [J]. 微電子學與計算機, 2008(8): 216-220.

[12] 賀煒,馮全源. 一種高溫度性能的帶隙基準源 [J]. 電子器件, 2015(1): 18-22.

[13] 張東亮, 曾以成, 陳星燕, 等. 曲率補償?shù)蜏仄瘞痘鶞孰妷涸丛O計 [J]. 電子元件與材料, 2015, 34(11): 85-88.

[14] 鄧玉斌, 曾以成, 陳星燕, 等. 低溫漂系數(shù)共源共柵CMOS帶隙基準電壓源 [J]. 微電子學, 2016(4): 488-492.

（編輯：陳渝生）

Design of a low temperature drift coefficient bandgap voltage reference with high-order curvature compensation

XIA Junya, ZENG Yicheng, CUI Jingjing

(Department of Microelectronic Science and Engineering, Xiangtan University, Xiangtan 411105, Hunan Province, China)

A low temperature drift coefficient CMOS bandgap voltage

ource with high-order curvature compensation was designed. A self-biased cascode circuit structure was used to reduce the working supply voltage. Using the circuit structure of the current extraction, different currents were extracted at different temperatures. A positive temperature coefficient current could be extracted from its output branch in the period of high temperature; on the contrary, a negative temperature coefficient current could be extracted in the period of low temperature. In this way, the voltage reference source has multiple poles in the whole operating temperature range and the goal of lower temperature drift coefficient is achieved. Based on 0.5 μm CMOS process, the results of Cadence Spectre circuit simulation shows that the temperature characteristics are improved greatly in the temperature range of –40℃ to 145℃, and the temperature drift coefficient is 7.28×10–7/℃. The circuit can work properly when the power supply voltage is 2.4 V.

bandgap reference; cascode; high-order curvature compensation; low temperature drift coefficient; high low temperature compensation; current extraction

10.14106/j.cnki.1001-2028.2017.06.018

TN43

A

1001-2028（2017）06-0090-05

2017-03-09

曾以成

國家自然科學基金資助項目（No.61471310）

曾以成（1962－），男，湖南漣源人，教授，主要從事信號處理、LED驅動電路研究與設計，E-mail: yichengz@xtu.edu.cn ；夏俊雅（1992－），女，湖北棗陽人，研究生，研究方向為LED驅動電路研究與設計，E-mail: xiajunya_xtu@163.com ；崔晶晶（1992－），女，河南商丘人，研究生，研究方向為LED驅動電路研究與設計，E-mail: 2496320443@qq.com。

網絡出版時間：2017-06-07 13:45

http://kns.cnki.net/kcms/detail/51.1241.TN.20170607.1345.018.html