金牡丹+++侯大志

摘 要：文章介紹了一種高速低功耗飽和輸出的鑒頻鑒相器，該鑒頻鑒相器在減小盲區(qū)的同時(shí)也降低了電路的功耗，而其飽和輸出的性質(zhì)加快了鎖相環(huán)的鎖定時(shí)間。電路設(shè)計(jì)基于SMIC 0.18um的混合信號(hào)工藝，后仿真結(jié)果表明該電路工作頻率達(dá)到1.25Ghz，盲區(qū)與鎖定過程中的功耗分別為文獻(xiàn)[7]中設(shè)計(jì)的60%和80%，鎖定時(shí)間為傳統(tǒng)鎖相環(huán)的69%。

關(guān)鍵詞：高速；盲區(qū)；功耗；飽和輸出；鎖相環(huán)

1 概述

在現(xiàn)代通信及數(shù)據(jù)傳輸系統(tǒng)中，鎖相環(huán)被用來提供信號(hào)采樣以及調(diào)制解調(diào)的時(shí)鐘，通常人們希望動(dòng)態(tài)地調(diào)整系統(tǒng)的帶寬以同時(shí)得到快速的鎖定速度與小的輸出抖動(dòng)[1]，而分?jǐn)?shù)模式鎖相環(huán)的出現(xiàn)使得系統(tǒng)工作在更高的參考頻率下[2]。傳統(tǒng)的D觸發(fā)器型的鑒頻鑒相器（PFD）由于門電路的延時(shí)而限制了其工作頻率，同時(shí)也消耗更多的功耗與面積[3]。動(dòng)態(tài)邏輯結(jié)構(gòu)的PFD結(jié)構(gòu)簡(jiǎn)單，可大大降低電路的功耗[4]，而近年來飽和輸出PFD[5]的提出使得我們可以方便地調(diào)整鎖相環(huán)系統(tǒng)的帶寬。

本文提出了一種動(dòng)態(tài)邏輯飽和輸出PFD，采用的預(yù)充電模式提高了其工作的頻率，飽和輸出能有效提高鎖相環(huán)的鎖定速度，通過改進(jìn)PFD的結(jié)構(gòu)在減小原設(shè)計(jì)盲區(qū)的同時(shí)也降低了功耗。

2 傳統(tǒng)PFD工作原理分析

圖1是傳統(tǒng)的D觸發(fā)器PFD的示意圖，由兩個(gè)D觸發(fā)器，一個(gè)與門和一個(gè)延遲電路組成。兩個(gè)D觸發(fā)器的輸入端接到邏輯高電平，兩個(gè)時(shí)鐘分別由參考時(shí)鐘信號(hào)與振蕩器反饋信號(hào)提供。其工作原理為（以REF超前于VCO為例）：初始狀態(tài)UP與DN均為低，當(dāng)REF的上升沿到來時(shí)，UP輸出高電平，VCO上升沿到來時(shí)， DN輸出高電平，此時(shí)與門輸出高電平，使觸發(fā)器的輸出復(fù)位。

在理想的D觸發(fā)器型的PFD中，如圖2所示，輸入信號(hào)相位差在（-2π，2π）區(qū)間內(nèi)時(shí)輸出與輸入保持線性關(guān)系。

但實(shí)際情況下由于門電路延時(shí)的存在，限制了PFD的工作頻率。

PFD工作頻率的上限發(fā)生在REF與VCO的相位相差180°的時(shí)候[6]，此時(shí)信號(hào)的時(shí)序關(guān)系如圖3所示。其中t1為D觸發(fā)器輸入到輸出的延時(shí)，t2為D觸發(fā)器輸出端到復(fù)位端的延時(shí)，t3為D觸發(fā)器復(fù)位端到輸出端的延時(shí)，t4為D觸發(fā)器輸出端到復(fù)位端的延時(shí)。由于信號(hào)的頻率太高以致上升沿在復(fù)位信號(hào)有效時(shí)出現(xiàn)，PFD將無法正確表示兩信號(hào)的相位關(guān)系。因此，PFD工作的最高頻率為：

（1）

延時(shí)帶來的另一個(gè)影響是盲區(qū)的出現(xiàn)。如圖4所示：當(dāng)REF與VCO的相位差接近2π時(shí)，REF上升沿在復(fù)位脈沖起作用的時(shí)間內(nèi)來到，造成該上升沿信號(hào)丟失，PFD回到復(fù)位狀態(tài)，此時(shí)我們稱PFD工作在盲區(qū)[4]。如果兩信號(hào)的頻率比較接近，那么下一個(gè)到來的上升沿信號(hào)會(huì)是VCO，這樣PFD的輸出極性將反向，給出錯(cuò)誤的比較結(jié)果，從而影響鎖相環(huán)的建立以及鎖定時(shí)間。

考慮延時(shí)后實(shí)際的PFD的輸出與輸入關(guān)系如圖5所示。

上式中△φmax是PFD能正確輸出情況下輸入信號(hào)的最大相位差，其具體的值與復(fù)位脈沖的寬度以及參考信號(hào)的頻率有關(guān)。例如對(duì)于一個(gè)復(fù)位脈沖為5ns的PFD，當(dāng)參考信號(hào)的頻率到達(dá)100Mhz時(shí)，△φmax=π，等價(jià)于PFD有一半的可能輸出錯(cuò)誤的結(jié)果，在這種情況下，鎖相環(huán)的鎖定變得難以確定。一般來說，復(fù)位脈沖的寬度可取為參考信號(hào)周期的5%到10%[9]，也就是說△φmax的值應(yīng)該在[324°，342°]區(qū)間。

3 動(dòng)態(tài)邏輯低功耗飽和輸出PFD

文獻(xiàn)[7]提出了一種動(dòng)態(tài)邏輯飽和輸出PFD，當(dāng)VCO與REF的相位差小于π時(shí)，PFD的輸出與普通情況下的一致；VCO與REF的相位差在π到2π之間時(shí)，輸出為飽和輸出。該P(yáng)FD的輸出與輸入關(guān)系如圖6所示，在信號(hào)的相位差較大時(shí)增加鎖相環(huán)系統(tǒng)的帶寬，從而加快鎖定過程；當(dāng)信號(hào)相位差較小時(shí)，降低系統(tǒng)的帶寬，減小鎖相環(huán)輸出信號(hào)里由于PFD和電荷泵產(chǎn)生的噪聲[1]。此外該設(shè)計(jì)中采用了預(yù)充電來減小輸入到輸出的延時(shí)，從而減小了PFD的死區(qū)，提高了電路工作頻率，同時(shí)也有利于降低電荷泵鎖相環(huán)中由于電荷泵電流不匹配而引起的參考雜散[8]。

本文的PFD電路如圖7所示，相對(duì)于的電路，增加了兩個(gè)NMOS管MN3，MN7。兩個(gè)晶體管的作用為減小原結(jié)構(gòu)的功耗與盲區(qū)，原理如下：

原結(jié)構(gòu)中MN2與MN6的源極直接連接到地。當(dāng)REF與VCO的相位差在（π，2π）時(shí)（仍然假設(shè)REF超前于VCO），VCO的上升沿到來后，UP，DN會(huì)有一段時(shí)間同時(shí)為高電平，由于此時(shí)REF為低電平，由MP1， MN1，MN2所構(gòu)成的支路會(huì)有明顯的電流流過，直到DN降為低電平，該過程中電路消耗了不必要的能量。更為關(guān)鍵的是，由于MP1， MN1，MN2構(gòu)成了電流通路，A點(diǎn)的電壓在電路導(dǎo)通過程中會(huì)有明顯的下降，直到DN降為低電平，關(guān)閉該電流通路，此后A點(diǎn)電壓再被充電到高電平，但是當(dāng)REF與VCO的相位差接近2π時(shí)，REF的上升沿緊接著VCO的上升沿，很有可能在A點(diǎn)電壓仍處在一個(gè)較低的值時(shí)，REF變?yōu)楦唠娖?，那么A點(diǎn)將無法被充電到高電平，造成UP輸出為低電平，出現(xiàn)盲區(qū)的情況。在添加了MN3，MN7之后，當(dāng)REF與VCO的相位差在（π，2π）時(shí)（REF超前VCO），由于MN4處于關(guān)閉的狀態(tài)，不會(huì)出現(xiàn)前述的電流通路，從而A點(diǎn)電壓也不會(huì)有明顯的下降，在降低功耗的同時(shí)也避免了盲區(qū)的產(chǎn)生。

4 仿真結(jié)果

在單電源1.8V供電情況下，基于SMIC 0.18um混合信號(hào)工藝，對(duì)所設(shè)計(jì)的電路進(jìn)行了后仿真。

圖8給出了[7]中的結(jié)構(gòu)與本文的結(jié)構(gòu)在相同輸入信號(hào)情況下流過電源的電流的情況，結(jié)果顯示只要REF與VCO的上升沿相位差在π與2π之間，[7]的電路在復(fù)位時(shí)就會(huì)有明顯的電流產(chǎn)生（如圖中圈出部分所示），而本文中的電路在復(fù)位時(shí)幾乎沒有電流產(chǎn)生，從而有效地減小了電路的功耗。

圖9是電路改進(jìn)前后盲區(qū)的對(duì)比，改進(jìn)后的電路（UP2）能有效地減小盲區(qū)。在不同的工藝角以及溫度下對(duì)改進(jìn)前后電路盲區(qū)的寬度進(jìn)行仿真，結(jié)果如表1所示。盡管改進(jìn)后的電路理論上沒有盲區(qū)的存在，但由于漏電流等寄生效應(yīng)，并沒有完全消除盲區(qū)。相對(duì)于[7]的設(shè)計(jì)，盲區(qū)減小為原來的60%左右。

在保持其他部分電路一致的情況下，用不同的PFD構(gòu)成了鎖相環(huán)電路，帶寬設(shè)計(jì)為500Khz。在參考信號(hào)頻率從9Mhz跳變?yōu)?6Mhz情況下，對(duì)鎖定過程所用的時(shí)間以及該過程中各個(gè)PFD的功耗進(jìn)行了分析。

表2給出了具體的結(jié)果，使用本文以及[7]中的PFD時(shí)，鎖定時(shí)間為D觸發(fā)器PFD的69%，前兩者的鎖定時(shí)間相同是因?yàn)樵阪i定過程中沒有盲區(qū)的出現(xiàn)，在鎖定過程中電路的功耗上，本文的設(shè)計(jì)為[7]的80%。

本文中的PFD復(fù)位脈沖寬度為0.4ns，對(duì)工作頻率的仿真結(jié)果顯示，本文中的PFD能工作在1.25Ghz頻率下，與式（1）的估計(jì)吻合。

圖11是本文中PFD的版圖，其面積為700um2。

5 結(jié)束語

本文介紹了一種高速低功耗飽和輸出的鑒頻鑒相器，預(yù)充電技術(shù)提高了電路的工作頻率，飽和輸出加快了鎖相環(huán)的鎖定時(shí)間，通過在信號(hào)復(fù)位時(shí)關(guān)斷其電流通路減小了PFD的盲區(qū)與功耗，后仿真驗(yàn)證了我們的設(shè)計(jì)。

參考文獻(xiàn)

[1]K. Woo， Y. Liu，E.Nam， and D. Ham， "Fast-Lock Hybrid PLL Combining Fractional-N and Integer-N Modes of Differing Bandwidths" IEEE Journal of Solid State Circuits，VOL. 43， NO. 2， pp 379-389， February 2008

[2]Roland E. Best， Phase-Locked Loops： Design Simulation and Applications，4th edn. McGraw-Hill， 1999.

[3]S. Milicevic， and L. MacEachern "A Phase-Frequency Detector and a Charge Pump Design for PLL Applications"

[4]M. Mansuri， D. Liu， and C. K. Yang， "Fast Frequency Acquisition Phase-Frequency Detectors for G samples/s Phase-Locked Loops"， IEEE Journal of solid-state Circuits， vol. 37， pp. 1331-1334， Oct. 2002.

[5]Papamichail， M.， Karadimas， D.， Efstathiou， K.， and Papadopoulos， G.： "Linear range extension of a phase-frequency detector with saturatedOutput". ISCAS 2006， Kos， Greece， pp. 1671-1674

[6]I. Shahriary， G.. Des Brisay， S. Avery and P. Gibson， "GaAs monolithic digital phase/frequency discrimina"， IEEE GaAs IC Symposium Digest of Technical Papers， pp. 183-186， October 1985

[7]W. Hu， L. Chunglen and X. Wang， "Fast frequency acquisition phase-frequency detector with zero blind zone in PLL" ELECTRONICS LETTERS 13th September 2007 Vol. 43 No. 19

[8]黃水龍 王志華.快速建立時(shí)間的自適應(yīng)鎖相環(huán)[J].電子與信息學(xué)報(bào)，2007，29（6）：1492-1495.

[9]Lee， K.-S.， Park， B.-H.， Lee， H.-I.， and Yoh， M.J.： "Phase frequency detectors for fast frequency acquisition in zero-dead-zone CPPLLs for mobile communication system". Solid-State Circuit Conf.， Estoril， Portugal， 2003， pp. 525-528

作者簡(jiǎn)介：金牡丹（1976，1-），女，浙江金華人，高級(jí)工程師，碩士研究生，畢業(yè)于海軍電子工程學(xué)院，主要從事通信科學(xué)的研究。

侯大志（1978，10-），男，山西運(yùn)城人，工程師，碩士，主要從事電子通信與控制的研究。