丁興軍，王星宇

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

?

一種基于梳狀濾波器原理的重頻跟蹤方法

丁興軍，王星宇

(中國船舶重工集團(tuán)公司第723研究所，揚(yáng)州 225001)

面對現(xiàn)代電子戰(zhàn)復(fù)雜的電磁環(huán)境以及不斷涌現(xiàn)的新體制雷達(dá)，如何快速建立重頻跟蹤成為一個(gè)緊迫問題。利用雷達(dá)脈沖的相參性，提出了一種基于梳狀濾波器原理的快速跟蹤算法,利用重頻信息產(chǎn)生梳狀預(yù)測波門，對緩存的脈沖作同時(shí)匹配，解決了丟脈沖情況下的跟蹤建立問題。為了將算法效能最優(yōu)化，提出了一種雙數(shù)字信號處理(DSP)+現(xiàn)場可編程門陣列(FPGA)的并行數(shù)據(jù)流硬件解決方案。實(shí)驗(yàn)結(jié)果表明該方法能極大地提高重頻跟蹤的成功率和降低虛警率。

梳狀濾波器；重頻跟蹤；現(xiàn)場可編程門陣列

0 引 言

雷達(dá)信號PRF跟蹤系統(tǒng)的作用是截獲一定頻域和空域范圍內(nèi)的雷達(dá)輻射源信號并跟蹤雷達(dá)信號。隨著電子信息的迅猛發(fā)展，電磁環(huán)境密集而復(fù)雜，新雷達(dá)體制不斷涌現(xiàn)，其抗干擾能力不斷完善，所有這些都對電子對抗系統(tǒng)，尤其是重頻跟蹤的成功率和有效性提出了新的挑戰(zhàn)。

本文從復(fù)雜電磁環(huán)境下如何迅速建立跟蹤入手，分析了傳統(tǒng)重頻跟蹤中建立跟蹤的薄弱點(diǎn)[1-3]，提出了利用梳狀濾波器原理進(jìn)行跟蹤的措施，提高了建立跟蹤的時(shí)效性。

1 傳統(tǒng)建立跟蹤算法的缺陷

在復(fù)雜電磁環(huán)境下，當(dāng)重頻跟蹤器跟蹤某一部雷達(dá)時(shí)，由于受到干擾，至少需要3個(gè)脈沖確定該序列為所引導(dǎo)的威脅目標(biāo)雷達(dá)的脈沖序列。如圖1，脈沖1作為起始脈沖，脈沖2確定脈沖重復(fù)間隔，脈沖3對脈沖序列進(jìn)行再確認(rèn)。

圖1 雷達(dá)脈沖序列

針對這個(gè)建立跟蹤的邏輯，當(dāng)前主流算法都是脈沖1到達(dá)時(shí)首先觸發(fā)半波門產(chǎn)生電路，產(chǎn)生1個(gè)半波門信號，首脈沖控制電路給出脈沖重復(fù)頻率(PRF),計(jì)數(shù)電路采用減計(jì)數(shù)方式工作，當(dāng)減為零時(shí)輸出控制信號，控制波門產(chǎn)生電路產(chǎn)生波門。波門產(chǎn)生后，首脈沖控制電路判斷波門內(nèi)是否有脈沖，若有脈沖則進(jìn)入正常跟蹤狀態(tài)；若沒有脈沖則重新進(jìn)行首脈沖捕捉。進(jìn)入正常跟蹤狀態(tài)后，需要連續(xù)正確捕捉到一定數(shù)量脈沖數(shù)后(最低1個(gè)，例如脈沖3)建立跟蹤，才準(zhǔn)許對外輸出跟蹤波門。這種算法在簡單電磁環(huán)境下很有效，但在復(fù)雜電磁環(huán)境下則很難建立跟蹤。如圖2，虛線為缺失脈沖。接收機(jī)由于靈敏度或者同時(shí)到達(dá)信號等原因出現(xiàn)丟脈沖現(xiàn)象，沒有連續(xù)的重頻間隔，按照當(dāng)前算法則很難建立跟蹤。在作戰(zhàn)情況下，每個(gè)脈沖都很珍貴，如若不慎，容易貽誤戰(zhàn)機(jī)。

圖2 復(fù)雜環(huán)境下丟脈沖序列

2 基于梳狀濾波器原理的重頻跟蹤方法

梳狀濾波器是由許多按一定頻率間隔排列的通帶和阻帶，只讓某些特定頻率范圍的信號通過。梳狀濾波器的特性曲線象梳子一樣，故被稱為梳狀濾波器。

對于重頻跟蹤來說，就是根據(jù)雷達(dá)信號的重頻，產(chǎn)生預(yù)到達(dá)波門(捕獲波門)，落在預(yù)到達(dá)波門內(nèi)的就是所期望的雷達(dá)脈沖[4]。傳統(tǒng)的跟蹤算法都是在收到一個(gè)脈沖后，預(yù)測下一個(gè)脈沖，之前出現(xiàn)的脈沖都丟棄。這種算法割裂了雷達(dá)脈沖之間的相關(guān)性，所以在復(fù)雜電磁環(huán)境下，效能很差[5]。基于脈沖累積這種思想，可以同時(shí)預(yù)測多個(gè)波門，只有落在波門內(nèi)的脈沖數(shù)量超過門限，才可確認(rèn)當(dāng)前序列為引導(dǎo)威脅雷達(dá)目標(biāo)序列，從而建立跟蹤輸出跟蹤波門。這種基于梳狀濾波器原理的重頻跟蹤方法，即用梳狀捕獲波門進(jìn)行重頻跟蹤。如圖3，如果門限設(shè)為3個(gè)脈沖，則可以判定成功建立跟蹤。

圖3 梳狀捕獲波門示意圖

3 算法步驟

(1) 在現(xiàn)場可編程門陣列(FPGA)內(nèi)部對每個(gè)跟蹤通道開辟17個(gè)脈沖緩沖區(qū)，當(dāng)緩沖區(qū)滿時(shí)，第1個(gè)脈沖自動(dòng)流出。

(2) CPU根據(jù)引導(dǎo)威脅目標(biāo)參數(shù)裝訂到達(dá)方向(DOA)、射頻(RF)、脈寬(PW)三參數(shù)關(guān)聯(lián)比較器。

(3) FPGA根據(jù)裝訂重頻序列，生成17齒梳狀捕獲波門，若重頻不足16個(gè)，則重復(fù)輸入。以4參差為例，序列如下:Pri1、Pri2、Pri3和Pri4。則梳狀捕獲如下重頻:(Pri1,Pri2,Pri3,Pri4), (Pri1,Pri2,Pri3,Pri4), (Pri1,Pri2,Pri3,Pri4), (Pri1,Pri2,Pri3,Pri4)。若設(shè)Pri1=100,Pri2=110,Pri3=120,Pri4=130，單位為μs，則生成梳狀捕獲波門如圖4。

(4) FPGA對經(jīng)關(guān)聯(lián)比較器匹配后的脈沖(Filt_rdy)打上時(shí)戳，存入緩沖區(qū)。

(5) 緩沖區(qū)內(nèi)每進(jìn)1個(gè)脈沖，序列確認(rèn)電路則用梳狀捕獲波門對緩沖區(qū)內(nèi)的脈沖作匹配，若不匹配則調(diào)整梳狀捕獲波門捕捉PRI的順序，具體操作就是循環(huán)移位操作。如初始為(Pri1,Pri2,Pri3,Pri4,Pri5,Pri6,Pri7,Pri8,Pri9,Pri10,Pri11,Pri12,Pri13,Pri14,Pri15,Pri16),第1次循環(huán)移位后變?yōu)?Pri2,Pri3,Pri4,Pri5,Pri6,Pri7,Pri8,Pri9,Pri10,Pri11,Pri12,Pri13,Pri14,Pri15,Pri16,Pri1)。

若一直遍歷到(Pri16,Pri1,Pri2,Pri3,Pri4,Pri5,Pri6,Pri7,Pri8,Pri9,Pri10,Pri11,Pri12,Pri13,Pri14,Pri15),就回到初始態(tài)(Pri1,Pri2,Pri3,Pri4,Pri5,Pri6,Pri7,Pri8,Pri9,Pri10,Pri11,Pri12,Pri13,Pri14,Pri15,Pri16)，等待下一個(gè)進(jìn)入緩沖區(qū)的脈沖繼續(xù)進(jìn)行捕獲。若能成功匹配成功3個(gè)脈沖，則轉(zhuǎn)入步驟(6)，進(jìn)行重頻預(yù)測跟蹤，并輸出波門。

(6) 用最新匹配的重頻值的下一個(gè)重頻值實(shí)時(shí)預(yù)測下一個(gè)脈沖，并同步給出預(yù)到達(dá)波門和半波門。若捕獲波門內(nèi)無脈沖，則進(jìn)行消失計(jì)數(shù)。不管當(dāng)前重頻值是否跟蹤成功，在捕獲波門過去后，立即轉(zhuǎn)入對下一個(gè)重頻值的捕捉，直到消失計(jì)數(shù)大于判消失閾值。若判為消失后，則自動(dòng)轉(zhuǎn)入步驟(5)，進(jìn)行雷達(dá)序列再確認(rèn)，如此循環(huán)往復(fù),如圖5所示。

圖4 16齒梳狀捕獲波門

圖5 雷達(dá)序列確認(rèn)電路示意圖

4 硬件實(shí)現(xiàn)

本文硬件平臺采用了雙DSP+FPGA的并行結(jié)構(gòu)。DSP采用TMS320C6000，F(xiàn)PGA采用ALTERA EP2S180 芯片。DSP與FPGA通過外圍存儲器接口(EMIF)進(jìn)行數(shù)據(jù)交換，DSP1與DSP2通過Serial RapidIO進(jìn)行數(shù)據(jù)交換[6]。硬件平臺著重考慮了高速無瓶頸大動(dòng)態(tài)范圍數(shù)據(jù)分配內(nèi)部局部總線，保證雙DSP做到真正意義上的并行全速運(yùn)行，同時(shí)做到軟件運(yùn)行與硬件數(shù)據(jù)傳輸?shù)臒o縫連接，使協(xié)同工作的編程難度降低。

硬件的功能劃分如圖6所示。DSP1的功能就是接受外部威脅目標(biāo)引導(dǎo)報(bào)文，通過EMIF總線對FPGA濾波器和跟蹤器進(jìn)行參數(shù)預(yù)裝，并讀取跟蹤狀態(tài)寄存器內(nèi)容，上報(bào)跟蹤狀態(tài)。DSP2實(shí)現(xiàn)的是快速分選的功能。讀取先進(jìn)先出(FIFO)中經(jīng)過參數(shù)匹配后的脈沖描述字(PDW)，進(jìn)行累積分析，實(shí)時(shí)更新威脅目標(biāo)參數(shù)信息，并通過RapidIO上報(bào)到DSP1，DSP1接收到目標(biāo)更新參數(shù)后，對濾波器和跟蹤器中的預(yù)置參數(shù)進(jìn)行微調(diào)，保證跟蹤的連續(xù)性。

圖6 硬件功能劃分示意圖

FPGA實(shí)現(xiàn)參數(shù)濾波和PRF跟蹤功能。FPGA接收DSP的參數(shù)預(yù)置，對輸入的PDW進(jìn)行參數(shù)匹配，輸出匹配Filt_rdy。Filt_rdy分為3路：作為雷達(dá)序列確認(rèn)電路的輸入信號、作為捕獲波門產(chǎn)生電路的輸入信號以及作為FIFO鎖存PDW的使能信號。重頻跟蹤器是重頻跟蹤的核心電路，其由雷達(dá)序列確認(rèn)電路、捕獲波門產(chǎn)生電路、脈沖捕獲成功判斷和波門產(chǎn)生電路等部件組成。雷達(dá)序列確認(rèn)電路對輸入的Filt_rdy進(jìn)行匹配，當(dāng)匹配成功時(shí)，會輸出脈沖序列匹配成功標(biāo)志，觸發(fā)捕獲波門產(chǎn)生電路，進(jìn)入正常的跟蹤模式。脈沖捕獲成功判斷電路流水判斷捕獲波門內(nèi)的脈沖是否為有效跟蹤脈沖，并輸出標(biāo)志給跟蹤丟失判斷電路。跟蹤丟失判斷電路對輸入的跟蹤標(biāo)志進(jìn)行累積判決并將跟蹤結(jié)果寫入跟蹤狀態(tài)寄存器。若連續(xù)多次未捕獲成功，則判跟蹤丟失。同時(shí)使能捕獲波門產(chǎn)生電路接收雷達(dá)序列確認(rèn)電路的觸發(fā)并控制波門產(chǎn)生電路對外輸出波門。波門產(chǎn)生電路生成跟蹤時(shí)序，實(shí)時(shí)產(chǎn)生數(shù)字儲頻和噪聲壓制所需的不同波門。

5 結(jié)束語

本文所采用的基于梳狀濾波器原理的重頻跟蹤方法，對于重頻固定、參差、脈組等信號的跟蹤效果改善顯著;但在丟脈沖或收發(fā)隔離不理想時(shí)，對重頻大抖動(dòng)信號跟蹤仍然不是很理想。下一階段可以結(jié)合緩存的PDW，利用參數(shù)估計(jì)理論(如卡爾曼濾波等)產(chǎn)生捕獲波門，只要樣本適當(dāng)，可以提高抖動(dòng)信號的跟蹤效率。

[1] 郜麗鵬，葉方，司錫才.PRF跟蹤器設(shè)計(jì)與實(shí)現(xiàn)[J].彈箭與制導(dǎo)學(xué)報(bào)，2005,25(3):560-563.

[2] 錢志芳，胡小禹，張榮君，穆吉儒.一種適應(yīng)復(fù)雜電磁環(huán)境的重頻跟蹤方法[J]電子設(shè)計(jì)工程，2015,23(9):142- 144.

[3] 才軍，高紀(jì)明，趙建民.FPGA和CPLD 在雷達(dá)信號分選預(yù)處理器重的應(yīng)用[J].系統(tǒng)工程與電子技術(shù)，2001,23(10):22-24.

[4] 趙長虹，趙國慶，劉東霞.對參差脈沖重復(fù)間隔脈沖列的重頻分選[J].西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版)，2003,30(3):381-385.

[5] 楊建軍．通用通信干擾信號發(fā)生器設(shè)計(jì)[J]．無線電通信技術(shù)，2013,39(3):83-85.

[6] 鄧鵬飛，張劍云，游志剛.基于DSP的雷達(dá)信號分選實(shí)用技術(shù)[J].現(xiàn)代雷達(dá),2005,27(8):79-82.

A PRF Tracking Method Based on The Princple of Comb Filter

DING Xing-jun，WANG Xing-yu

(The 723 Institute of CSIC,Yangzhou 225001,China)

Facing to the complex electromagnetic environment and arising of new system radar in modern electronic warfare,it becomes an urgent problem how to rapidly establish pulse repetition frequency (PRF) tracking.This paper uses the coherent characteristics of radar pulse to propose a rapidly tracking algorithm based on comb filter principle,uses PRF information to generate comb prediction gate,performs matching to buffered pulse,which solves the problem to establish tracking in the state that pulses are lost.For optimizing the algorithm efficiency,a parallel data stream hardware solution project based on double digital signal processing (DSP)+field programmable gate array (FPGA) is proposed.The experiment results show that the method can greatly improve the success rate of PRF tracking and reduce the false alarm probability.

comb filter;pulse repetition frequency;field programmable gate array

2015-12-05

TN971

A

CN32-1413(2016)03-0067-04

10.16426/j.cnki.jcdzdk.2016.03.017