王二偉，姜海峰，黃　鋼，張艷霞，王　汀

（北京航天控制儀器研究所，北京100039）

基于LabView的陀螺加矩電路測(cè)試方法

王二偉，姜海峰，黃鋼，張艷霞，王汀

（北京航天控制儀器研究所，北京100039）

介紹了慣性平臺(tái)系統(tǒng)陀螺加矩電路工作原理和基于NI公司LabView平臺(tái)開(kāi)發(fā)測(cè)試系統(tǒng)方法。充分利用LabView軟件平臺(tái)在自動(dòng)化測(cè)試領(lǐng)域的優(yōu)勢(shì)，結(jié)合具有可編程FPGA板卡和7位半萬(wàn)用表板卡，針對(duì)陀螺加矩電路設(shè)計(jì)了自動(dòng)化陀螺加矩電路數(shù)字并行總線控制、粗加矩電路功能測(cè)試和精加矩恒流輸出穩(wěn)定性測(cè)試方案，并通過(guò)實(shí)驗(yàn)驗(yàn)證了以上方案的正確性和有效性，提高了陀螺加矩電路板測(cè)試效率。

慣性平臺(tái)；陀螺加矩；自動(dòng)測(cè)試；LabView

0 引言

慣性平臺(tái)加矩電路主要用于慣性平臺(tái)系統(tǒng)地面模擬導(dǎo)航、自標(biāo)和自瞄時(shí)陀螺加矩，其自身精度和可靠性影響整個(gè)平臺(tái)系統(tǒng)導(dǎo)航精度［1-2］。為了進(jìn)一步提高加矩電路輸出精度需對(duì)該電路多項(xiàng)參數(shù)進(jìn)行補(bǔ)償，且隨著慣性平臺(tái)系統(tǒng)需求量的提升，要求各電路生產(chǎn)、測(cè)試有較高的效率。傳統(tǒng)陀螺加矩電路測(cè)試多用分散通用設(shè)備搭建測(cè)試設(shè)備，該方法無(wú)法完成單板自動(dòng)化測(cè)試，無(wú)法實(shí)現(xiàn)電流輸出溫度補(bǔ)償參數(shù)測(cè)試、電路零偏補(bǔ)償參數(shù)測(cè)試等功能，且存在較大人為測(cè)試風(fēng)險(xiǎn)，直接影響生產(chǎn)效率。

針對(duì)以上現(xiàn)象和陀螺加矩電路測(cè)試項(xiàng)目，本文設(shè)計(jì)基于LabView的慣性平臺(tái)加矩電路自動(dòng)化測(cè)試方法，完成了陀螺加矩電路數(shù)字并行總線控制、粗加矩電路測(cè)試、精加矩恒流輸出穩(wěn)定性測(cè)試等，同時(shí)完成了陀螺粗精加矩功率電路零位偏移量測(cè)試及加矩量程連續(xù)變化線性度測(cè)試，為加矩電路參數(shù)精度補(bǔ)償提供了有效測(cè)試數(shù)據(jù)。經(jīng)過(guò)大量試驗(yàn)和測(cè)試數(shù)據(jù)分析，證明本方法可實(shí)現(xiàn)陀螺加矩電路功能和性能自動(dòng)化測(cè)試要求。

1 陀螺加矩功能接口

陀螺加矩電路主要功能為數(shù)字并行總線讀寫(xiě)、粗加矩電流輸出和精加矩電流輸出。加矩電路中，數(shù)字并行總線主要負(fù)責(zé)接收主控CPU控制指令，完成地址和數(shù)據(jù)譯碼，控制陀螺粗精加矩電流調(diào)制占空比輸出。陀螺粗精加矩電路輸出端口需連接陀螺力矩器，故該電路測(cè)試需連接模擬負(fù)載電阻，通過(guò)測(cè)試電阻兩端電壓計(jì)算其輸出電流，陀螺加矩電路功能圖如圖1所示。

圖1　陀螺加矩電路功能圖Fig.1 Structure of gyroscope-torquing circuit

2 測(cè)試系統(tǒng)方案設(shè)計(jì)

2.1測(cè)試系統(tǒng)硬件平臺(tái)

陀螺加矩電路為陀螺力矩器提供精準(zhǔn)加矩電流，設(shè)計(jì)測(cè)試系統(tǒng)不僅要考慮陀螺加矩電路功能測(cè)試，還需考慮電路精度和穩(wěn)定性測(cè)試。為了滿(mǎn)足以上測(cè)試項(xiàng)目，同時(shí)縮短開(kāi)發(fā)周期，被測(cè)試方案選擇NI公司生產(chǎn)的測(cè)試平臺(tái)［3］，該公司在國(guó)際測(cè)試測(cè)量領(lǐng)域有較高威望，可提供穩(wěn)定測(cè)試硬件平臺(tái)，且滿(mǎn)足精度測(cè)試要求。

根據(jù)陀螺加矩電路測(cè)試項(xiàng)目需求，本設(shè)計(jì)選擇NI公司PXI-7852R/FPGA板卡，該板卡內(nèi)置Virtex5系列FPGA芯片，外圍配置多路數(shù)字和模擬I/O端口，經(jīng)二次開(kāi)發(fā)可實(shí)現(xiàn)數(shù)字并行總線接口通信，完成對(duì)被測(cè)對(duì)象總線控制。

陀螺加矩電流測(cè)試為精度測(cè)試，為滿(mǎn)足測(cè)試項(xiàng)目本設(shè)計(jì)選用PXI-4071萬(wàn)用表板卡，該板卡達(dá)到7/1電壓測(cè)試精度，可實(shí)現(xiàn)對(duì)采樣電阻長(zhǎng)時(shí)間高精度電壓采集和存儲(chǔ)。測(cè)試系統(tǒng)硬件平臺(tái)示意圖如圖2所示。

圖2　測(cè)試系統(tǒng)硬件平臺(tái)示意圖Fig.2 Hardware of test system

2.2數(shù)字并行總線設(shè)計(jì)

陀螺加矩電路與主控CPU數(shù)據(jù)交互使用數(shù)字并行總線，該總線包括10位地址、8位數(shù)據(jù)、讀寫(xiě)控制和數(shù)據(jù)請(qǐng)求信號(hào)，并行總線完成一次通信周期約400ns，完成以上總線操作需使用FPGA板卡按照約定時(shí)序模擬數(shù)字并行總線。FPGA板卡操作有兩種方式:一種是使用LabView語(yǔ)言編譯生成邏輯代碼；另外一種是使用VHDL語(yǔ)言編寫(xiě)功能軟件，經(jīng)過(guò)IP導(dǎo)入到VI中生成可下載邏輯代碼。本設(shè)計(jì)中選擇后者，在ISE環(huán)境下使用VHDL語(yǔ)言編寫(xiě)數(shù)字并行總線，將生成的IP導(dǎo)入LabView環(huán)境下，再將輸入、輸出端口映射到FPGA板卡端口［4］。FPGA硬件端口連接關(guān)系如圖3所示。

圖3　FPGA端口連接圖Fig.3 Connection of FPGA hardware

2.3數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

數(shù)據(jù)采集系統(tǒng)的功能是對(duì)陀螺加矩電路輸出的加矩電流進(jìn)行采集。陀螺加矩電路輸出包括粗加矩輸出和精加矩輸出，粗加矩輸出電流為可調(diào)制占空比電壓輸出，輸出端連陀螺力矩器，為達(dá)到測(cè)試電流需端接負(fù)載電阻，按最大正向輸出電流約110mA計(jì)算負(fù)載電阻，使用PXI-4071測(cè)試負(fù)載電阻兩端電壓值，計(jì)算不同占空比控制時(shí)的電流值。

精加矩輸出電路要求測(cè)量系統(tǒng)電壓測(cè)量不小于1×10-5穩(wěn)定性，故選用7/1精度的PXI-4071萬(wàn)用表板卡，滿(mǎn)足精度使用要求。精加矩電路輸出不僅需要測(cè)試功能，還需長(zhǎng)時(shí)間測(cè)試恒流源輸出電流穩(wěn)定性，并對(duì)測(cè)試結(jié)果進(jìn)行統(tǒng)計(jì)計(jì)算，最終判定精加矩電路工作性能。

LabView軟件平臺(tái)帶有多種數(shù)據(jù)存儲(chǔ)方式，本設(shè)計(jì)對(duì)采集數(shù)據(jù)保存為T(mén)DMS文件，可完成多通道、長(zhǎng)時(shí)間、大數(shù)據(jù)量采集數(shù)據(jù)存儲(chǔ)。

3 LabView測(cè)試軟件設(shè)計(jì)

3.1FPGA軟件設(shè)計(jì)

本文在LabView環(huán)境下使用VHDL語(yǔ)言生成IP核方式完成并行總線讀寫(xiě)操作，其中VHDL語(yǔ)言主要完成數(shù)字并行總線時(shí)序編寫(xiě)。陀螺加矩電路數(shù)字并行總線通信時(shí)序約束較高為ns級(jí)，本文使用FPGA板載時(shí)鐘40MHz的5倍頻時(shí)鐘作為全局時(shí)鐘，單時(shí)鐘周期為5ns，滿(mǎn)足目前總線時(shí)序要求。內(nèi)部同時(shí)完成數(shù)據(jù)同步，通過(guò)外部中斷接收待執(zhí)行數(shù)據(jù)，然后使用狀態(tài)機(jī)方式模擬并行總線［5］。其狀態(tài)關(guān)系轉(zhuǎn)移圖如圖4所示，仿真結(jié)果如圖5所示。

圖4　并行總線讀寫(xiě)狀態(tài)轉(zhuǎn)移圖Fig.4 State machine of parallel bus

圖5　并行總線仿真結(jié)果Fig.5 Simulation of parallel bus

3.2LabView交互軟件設(shè)計(jì)

本文使用NI公司虛擬儀器LabView軟件開(kāi)發(fā)平臺(tái)，所謂虛擬儀器與傳統(tǒng)儀器一樣，均由數(shù)據(jù)采集與控制、數(shù)據(jù)分析預(yù)處理及結(jié)果顯示與存儲(chǔ)三部分組成，在虛擬儀器系統(tǒng)中，硬件來(lái)處理信號(hào)的輸入、輸出，軟件是整個(gè)測(cè)試儀器系統(tǒng)的關(guān)鍵。

本文中使用FPGA板卡為實(shí)時(shí)系統(tǒng)，與其他非實(shí)時(shí)系統(tǒng)板卡差異性較大，其設(shè)計(jì)及到自身程序獨(dú)立運(yùn)行，且通過(guò)LabView上層管理可達(dá)到測(cè)試、測(cè)量的目的。本文對(duì)數(shù)字總線控制在FPGA內(nèi)部實(shí)現(xiàn)，其控制數(shù)據(jù)和指令通過(guò)上位機(jī)下發(fā)，如圖6所示上位機(jī)控制FPGA板卡程序，在軟件前面板輸入地址、數(shù)據(jù)和控制讀、寫(xiě)指令，軟件自動(dòng)將這些參數(shù)經(jīng)過(guò)PXI總線下發(fā)至FPGA板卡，板卡內(nèi)部完成數(shù)據(jù)同步和指令解碼等操作，最終這些參數(shù)通過(guò)數(shù)字并行總線傳輸至陀螺加矩電路板［6-7］。

圖6　FPGA上位機(jī)程序框圖Fig.6 Program structure of FPGA on host machine

本設(shè)計(jì)中對(duì)陀螺加矩電路輸出測(cè)量使用高集成DMM板卡，PXI-4071為高精度數(shù)字萬(wàn)用表，LabView軟件開(kāi)發(fā)平臺(tái)涵蓋其所有驅(qū)動(dòng)模塊，在軟件開(kāi)發(fā)階段只需配置儀器板卡驅(qū)動(dòng)程序參數(shù)就可以完成電壓、電流和電阻等電參數(shù)測(cè)量，如圖7所示對(duì)DMM測(cè)試類(lèi)型、量程范圍、精度范圍等常用參數(shù)連接至前面板進(jìn)行控制的同時(shí)，前面板顯示測(cè)量結(jié)果，且保存測(cè)試結(jié)果?？紤]本設(shè)計(jì)中數(shù)據(jù)量較大，但存儲(chǔ)速度不高的特點(diǎn)，選用TDMS文件存儲(chǔ)測(cè)試數(shù)據(jù)，且對(duì)存儲(chǔ)數(shù)據(jù)關(guān)聯(lián)時(shí)間戳。為了方便軟件操作人員使用和后期測(cè)試數(shù)據(jù)分析，設(shè)計(jì)簡(jiǎn)化控制、顯示面板如圖8所示。

圖7　數(shù)據(jù)采集與存儲(chǔ)程序框圖Fig.7 Program structure of data getting and saving

圖8　軟件控制、顯示前面板Fig.8 GUI of the program

4 測(cè)試實(shí)驗(yàn)結(jié)果

4.1并行總線測(cè)試結(jié)果

實(shí)現(xiàn)陀螺加矩電路測(cè)試的關(guān)鍵是要模擬產(chǎn)生數(shù)字并行總線，本設(shè)計(jì)使用FPGA板卡實(shí)現(xiàn)數(shù)字并行總線，并使用該板卡專(zhuān)用轉(zhuǎn)接盒引線與陀螺加矩電路板接口連接。

圖9　并行總線測(cè)試結(jié)果Fig.9 Test result of parallel bus

如圖9所示，使用示波器對(duì)FPGA板卡模擬陀螺加矩電路數(shù)字并行總線時(shí)序結(jié)果進(jìn)行測(cè)試，其中包括地址、數(shù)據(jù)、讀寫(xiě)和請(qǐng)求信號(hào)，經(jīng)測(cè)量滿(mǎn)足總線時(shí)序使用要求。

4.2陀螺加矩輸出測(cè)試結(jié)果

陀螺加矩電路粗加矩部分測(cè)試要求測(cè)量正滿(mǎn)加矩、負(fù)滿(mǎn)加矩、零加矩、負(fù)半加矩和正半加矩五種狀態(tài)，測(cè)試人員通過(guò)控制軟件面板參數(shù)改變加矩輸出量，同時(shí)測(cè)量輸出負(fù)載電阻通過(guò)電流，粗加矩測(cè)試結(jié)果如表1所示。根據(jù)測(cè)試結(jié)果可得出粗加矩零位輸出偏移量，可為加矩電路粗加矩零位偏移補(bǔ)償提供參數(shù)，且可根據(jù)需要增加粗加矩測(cè)試項(xiàng)目，分析粗加矩輸出電路電流輸出線性度，為進(jìn)一步提高加矩精度提供有效測(cè)量參數(shù)。

表1　粗加矩輸出電路測(cè)試結(jié)果Table 1 Test result of rough torquing output circuit

本設(shè)計(jì)實(shí)現(xiàn)了精加矩電路功能測(cè)試和精加矩恒流源輸出穩(wěn)定性測(cè)試。精加矩電路測(cè)試需外接10Ω精密電阻，通過(guò)測(cè)量電阻兩端電壓計(jì)算精加矩輸出電流。功能測(cè)試主要完成精加矩不同占空比時(shí)輸出電流值，穩(wěn)定性測(cè)試需要對(duì)恒流源滿(mǎn)量程輸出電流長(zhǎng)時(shí)間采樣，統(tǒng)計(jì)測(cè)量值方差。精加矩X路長(zhǎng)時(shí)間測(cè)試結(jié)果如圖10所示。

圖10　精加矩輸出測(cè)試結(jié)果Fig.10 Test result of precise torquing

5 結(jié)論

本文使用LabView軟件平臺(tái)和PXI總線板卡完成了陀螺加矩電路功能測(cè)試和性能測(cè)試，其測(cè)試項(xiàng)目和測(cè)試精度滿(mǎn)足加矩電路測(cè)試需求；本文同時(shí)完成了粗精加矩電路加矩量連續(xù)切換測(cè)試，為后續(xù)加矩電路電流線性度補(bǔ)償提供有效數(shù)據(jù)；該測(cè)試方法提高了電路自動(dòng)化測(cè)試水平，將電路功能測(cè)試從幾小時(shí)縮短為幾分鐘，有效提高測(cè)試、生產(chǎn)效率。后續(xù)將在該系統(tǒng)上擴(kuò)展精加矩電路電流輸出與恒流源溫度關(guān)系測(cè)試，提供精加矩溫度補(bǔ)償參數(shù)，為進(jìn)一步提高精加矩電流輸出精度提供有效數(shù)據(jù)。

［1］陸元九.慣性器件［M］.北京:中國(guó)宇航出版社，1990. LU Yuan-jiu.Inertial device［M］.Beijing:China Aerospace Press，1990.

［2］鄧益元.靜壓液浮陀螺平臺(tái)系統(tǒng)［M］.北京:中國(guó)宇航出版社，2012. DENG Yi-yuan.Hydrostatic liquid-bearing gyro stabilized platform［M］.Beijing:China Aerospace Press，2012.

［3］陳樹(shù)學(xué).LabView寶典［M］.北京:電子工業(yè)出版社，2011. CHEN Shu-xue.LabView collection［M］.Beijing:Electronics Industry Press，2011.

［4］馬建國(guó).FPGA現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)［M］.北京:清華大學(xué)出版社，2010. MA Jian-guo.Modern digital system design of FPGA［M］. Beijing:Tsinghua University Press，2010.

［5］田耘.Xilinx FPGA開(kāi)發(fā)實(shí)用教程［M］.北京:清華大學(xué)出版社，2008. TIAN Yun.Xilinx FPGA developing practical course［M］. Beijing:Tsinghua University Press，2008.

［6］任愛(ài)峰.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)［M］.西安:西安電子科技大學(xué)出版社，2005. REN Ai-feng.Embedded system design based on FPGA［M］.Xi'an:Xidian University Press，2005.

［7］白云.基于LabView的數(shù)據(jù)采集與處理技術(shù)［M］.西安:西安電子科技大學(xué)出版社，2009. BAI Yun.Data collection and processing technology［M］. Xi'an:Xidian University Press，2009.

Method on Gyroscope-torquing Circuit Test Based on LabView

WANG Er-wei，JIANG Hai-feng，HUANG Gang，ZHANG Yan-xia，WANG Ting
（Beijing Institute of Aerospace Control Devices，Beijing 100039）

This paper described working principle of gyroscope-torquing circuit used on platform inertial navigation system（PINS）and introduced a method on designing test system based on LabView，a software belongs to NI company.This paper took full advantage of LabView which is good at automatic test to design a test method of gyroscope-torquing circuit，including operation of parallel bus，function of cursory torquing and performance of precise torquing.In the process of test，F(xiàn)PGA and multimeter on PXI boards were used，which are compatible with LabView.By experiments，it is concluded that the method is correct and improved the efficiency of gyroscope-torquing circuit test at the same time.

platform inertial navigation system；gyroscope torquing；automatic test；LabView

U666.1

A

1674-5558（2016）05-01153

10.3969/j.issn.1674-5558.2016.05.018

王二偉，男，助理工程師，研究方向?yàn)閼T性平臺(tái)電路設(shè)計(jì)。

2015-07-08