周繼昆，張 榮，李思忠，黃?，?/p>

(中國工程物理研究院總體工程研究所，四川 綿陽 621999)

基于CPLD的多路瞬態(tài)沖擊信號(hào)存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)

周繼昆，張 榮，李思忠，黃?，?/p>

(中國工程物理研究院總體工程研究所，四川 綿陽 621999)

為了對(duì)水平碰撞、跌落等環(huán)境試驗(yàn)中的多路瞬態(tài)沖擊信號(hào)進(jìn)行測(cè)試，基于CPLD設(shè)計(jì)了多路瞬態(tài)沖擊信號(hào)嵌入式存儲(chǔ)測(cè)試系統(tǒng);系統(tǒng)采用高速串行AD轉(zhuǎn)換芯片作為數(shù)據(jù)采集的執(zhí)行器件，實(shí)現(xiàn)了多路沖擊信號(hào)的同步高速采集；利用鐵電存儲(chǔ)器對(duì)采集到的信號(hào)進(jìn)行在線存儲(chǔ)；設(shè)計(jì)了USB接口模塊，實(shí)現(xiàn)了PC機(jī)與測(cè)試系統(tǒng)之間的通信，并在LABVIEW環(huán)境下設(shè)計(jì)了數(shù)據(jù)回讀軟件；經(jīng)試驗(yàn)驗(yàn)證了測(cè)試系統(tǒng)的正確性和可靠性。

CPLD;沖擊信號(hào);存儲(chǔ)測(cè)試

0 引言

在武器裝備的生產(chǎn)、運(yùn)輸和使用過程中，通常會(huì)受到瞬態(tài)沖擊的影響，對(duì)武器裝備的性能有著重要影響[1]。因此，需在武器裝備研制過程中通過環(huán)境試驗(yàn)的手段對(duì)其抗沖擊性能進(jìn)行考核。常見的試驗(yàn)方法有水平碰撞[2]、跌落[3]等，由于這類試驗(yàn)所產(chǎn)生的瞬時(shí)加速度值可達(dá)上萬個(gè)g，且滑行距離長，很難在線對(duì)沖擊信號(hào)進(jìn)行測(cè)量，需研制嵌入式存儲(chǔ)測(cè)試系統(tǒng)先將沖擊信號(hào)進(jìn)行采集存儲(chǔ)，然后通過回讀軟件將信號(hào)回讀到PC機(jī)進(jìn)行分析。

文獻(xiàn)[4]基于DSP 設(shè)計(jì)了瞬態(tài)沖擊信號(hào)測(cè)試系統(tǒng)，但系統(tǒng)沒有在線存儲(chǔ)功能，且DSP最多只能實(shí)現(xiàn)兩路信號(hào)的同步采集。文獻(xiàn)[5]基于CPLD設(shè)計(jì)了振動(dòng)信號(hào)的多路存儲(chǔ)測(cè)試系統(tǒng)，但系統(tǒng)采樣頻率低，工作過程中需要單片機(jī)進(jìn)行干預(yù)，系統(tǒng)架構(gòu)較復(fù)雜，在高速瞬態(tài)沖擊的作用下可靠性降低，無法滿足沖擊試驗(yàn)的測(cè)試需求。本文以CPLD作為系統(tǒng)控制芯片，采用ADC121 12位高速串行AD轉(zhuǎn)換芯片對(duì)沖擊信號(hào)進(jìn)行采樣，利用鐵電存儲(chǔ)器對(duì)信號(hào)進(jìn)行在線存儲(chǔ)，設(shè)計(jì)了多路沖擊信號(hào)同步高速測(cè)試系統(tǒng)，單路采樣頻率可達(dá)500 kHz，而沖擊信號(hào)的有效頻率段在100 kHz以內(nèi)[1]，可滿足測(cè)試需求，系統(tǒng)架構(gòu)簡(jiǎn)介、體積小、成本低。

1 測(cè)試系統(tǒng)架構(gòu)及工作原理

測(cè)試系統(tǒng)結(jié)構(gòu)如圖1所示，系統(tǒng)分為存儲(chǔ)測(cè)試模塊和數(shù)據(jù)回讀模塊兩部分，其中存儲(chǔ)測(cè)試模塊安裝在被試驗(yàn)件上，對(duì)試驗(yàn)中的沖擊信號(hào)進(jìn)行采集并存儲(chǔ)到鐵電存儲(chǔ)器中，待試驗(yàn)完成后通過接插件與數(shù)據(jù)回讀模塊連接，由PC機(jī)發(fā)指令對(duì)試驗(yàn)數(shù)據(jù)進(jìn)行讀取。信號(hào)調(diào)理電路用于將加速度計(jì)輸出信號(hào)調(diào)理為AD轉(zhuǎn)換器可接受的電壓范圍，CPLD控制AD芯片對(duì)沖擊信號(hào)進(jìn)行采樣，當(dāng)檢測(cè)到觸發(fā)電平上升沿時(shí)，開始對(duì)信號(hào)進(jìn)行預(yù)采樣，當(dāng)檢測(cè)到加速度計(jì)輸出超過設(shè)定的閾值后，開始對(duì)沖擊信號(hào)進(jìn)行存儲(chǔ)，為了保證對(duì)沖擊信號(hào)的采樣率不小于500 kHz，CPLD必須在2 μs內(nèi)完成多路信號(hào)的并行采集和存儲(chǔ)。

圖1 測(cè)試系統(tǒng)結(jié)構(gòu)圖

2 硬件設(shè)計(jì)

2.1 信號(hào)調(diào)理電路設(shè)計(jì)

本文選用的AD芯片的電壓輸入范圍為0～3.3 V，因此，信號(hào)調(diào)理電路需將加速度計(jì)輸出調(diào)理為0～3.3 V?；贏D824運(yùn)算放大器的信號(hào)調(diào)理電路如圖2所示，調(diào)理電路包括電荷放大、濾波、限幅等功能。

圖2 信號(hào)調(diào)理電路原理圖

2.2 采集與存儲(chǔ)電路設(shè)計(jì)

根據(jù)文獻(xiàn)[1]，沖擊信號(hào)持續(xù)時(shí)間段、頻率高，其有效持續(xù)時(shí)間通常在100 ms以內(nèi)，有效頻率在0～100 kHz范圍內(nèi)。為了能得到較好的采樣效果，本文單通道采樣頻率的設(shè)計(jì)指標(biāo)為500 kHz。因此，選用ADC121 12位高速串行AD轉(zhuǎn)換芯片作為數(shù)據(jù)采集執(zhí)行器件，該芯片最高采用頻率可達(dá)1 Msps，滿足系統(tǒng)需求。為了實(shí)現(xiàn)數(shù)據(jù)的高速存儲(chǔ)，本文選用FM22L16型鐵電存儲(chǔ)芯片作為存儲(chǔ)器，該芯片容量為256 k×16 bit,可以并行寫入和讀取，讀寫周期為110 ns。根據(jù)所選的器件，數(shù)據(jù)采集與存儲(chǔ)電路可實(shí)現(xiàn)4路沖擊信號(hào)的并行采集與存儲(chǔ)，存儲(chǔ)的沖擊時(shí)間可達(dá)125 ms，電路原理圖如圖3所示。

圖3 采集與存儲(chǔ)電路示意圖

FM22L16型鐵電存儲(chǔ)芯片引腳電平為3.3 V，可直接與CPLD IO 口連接。CPLD的型號(hào)為MAXII EPM570T100I5，有豐富的IO資源，考慮到CPLD 的 IO端口的驅(qū)動(dòng)能力，一個(gè)IO端口分別驅(qū)動(dòng)兩個(gè)AD芯片的片選信號(hào)和時(shí)鐘。Triger為外部3.3 V觸發(fā)電平，P1為與USB的接口。

2.3 USB接口模塊電路設(shè)計(jì)

USB接口模塊是PC機(jī)與采集存儲(chǔ)模塊之間進(jìn)行數(shù)據(jù)交互的橋梁，PC機(jī)可通過該模塊向下發(fā)送指令，數(shù)采模塊根據(jù)指令執(zhí)行相應(yīng)的操作或?qū)⒋鎯?chǔ)器中的數(shù)據(jù)上傳到PC機(jī)。

本文基于FT245BM芯片設(shè)計(jì)USB接口模塊，F(xiàn)T245BM芯片是由FTDI公司推出的第二代USB接口芯片，與其他USB芯片相比，用戶無需考慮固件設(shè)計(jì)以及驅(qū)動(dòng)程序的編寫，從而能大大縮短USB外設(shè)產(chǎn)品的開發(fā)周期。模塊的電路原理圖如圖4所示，其中P2是與存儲(chǔ)測(cè)試模塊的接口。

圖4 回讀模塊電路原理圖

3 軟件設(shè)計(jì)

3.1 CPLD 時(shí)序邏輯軟件設(shè)計(jì)

時(shí)序邏輯軟件的主要功能包括：讀取PC機(jī)指令、觸發(fā)電平檢測(cè)、預(yù)采樣、閾值判斷、數(shù)據(jù)存儲(chǔ)、讀存儲(chǔ)器、擦除存儲(chǔ)器等。其中對(duì)存儲(chǔ)器的讀和擦除操作是根據(jù)相應(yīng)的PC機(jī)指令完成了，擦除操作是對(duì)存儲(chǔ)器的所有存儲(chǔ)單元寫00h，PC機(jī)指令定義如下。

01h：擦除存儲(chǔ)器；

02h：讀存儲(chǔ)器的數(shù)據(jù)并上傳到PC機(jī)。

時(shí)序邏輯軟件采用有限狀態(tài)機(jī)的方法設(shè)計(jì)，狀態(tài)機(jī)流程圖如圖5所示。

圖5 狀態(tài)機(jī)流程圖

系統(tǒng)上電后進(jìn)入ST0 空閑狀態(tài)，若采集存儲(chǔ)模塊與USB模塊連接時(shí)，PC機(jī)可通過USB模塊向采集存儲(chǔ)模塊發(fā)送指令；同時(shí)，采集存儲(chǔ)模塊也可能被觸發(fā)信號(hào)激活進(jìn)入數(shù)據(jù)采集狀態(tài)。因此，在ST0 狀態(tài)下同時(shí)對(duì)USB模塊緩沖區(qū)中是否有指令和觸發(fā)信號(hào)上升沿進(jìn)行檢測(cè)。當(dāng)檢測(cè)到USB模塊緩沖區(qū)中有指令時(shí)，對(duì)指令進(jìn)行譯碼，若為有效指令則執(zhí)行相應(yīng)操作，完成后回到ST0狀態(tài)；當(dāng)檢測(cè)到觸發(fā)信號(hào) Triger上升沿時(shí)，系統(tǒng)進(jìn)入預(yù)采樣狀態(tài)，在該狀態(tài)中 CPLD 開始控制AD對(duì)加計(jì)輸出值進(jìn)行采樣但不存儲(chǔ)，當(dāng)加速度計(jì)輸出大于設(shè)定的閾值后則開始對(duì)加計(jì)輸出采用存儲(chǔ)；

在ST5中單通道采樣頻率為500 kHz，采用16位對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)，則4個(gè)通道采樣125 ms所占的存儲(chǔ)空間為250 k×16 bit，接近存儲(chǔ)器的最大容量，應(yīng)停止采樣，進(jìn)入并保持ST6 停止?fàn)顟B(tài)，待試驗(yàn)結(jié)束重新上電后進(jìn)入ST0狀態(tài)， PC機(jī)可讀取試驗(yàn)數(shù)據(jù)。FT245BM、ADC121、FM22L16的時(shí)序可查閱其芯片說明手冊(cè)，或相關(guān)文獻(xiàn)[6-8]，本文不再論述。

3.2 上位機(jī)數(shù)據(jù)回讀軟件設(shè)計(jì)

上位數(shù)據(jù)回讀機(jī)軟件的功能模塊如圖6所示。上位機(jī)軟件包括：發(fā)送控制指令、接收數(shù)據(jù)、數(shù)據(jù)處理、數(shù)據(jù)存盤4個(gè)功能。發(fā)送的控制指令包括讀存儲(chǔ)器指令和擦除存儲(chǔ)器指令，當(dāng)發(fā)送完讀存儲(chǔ)器指令后，開始接收采集與存儲(chǔ)模塊中存儲(chǔ)的試驗(yàn)數(shù)據(jù)。

圖6 上位機(jī)軟件功能模塊圖

數(shù)據(jù)接收完成后，可對(duì)數(shù)據(jù)顯示、濾波等處理，并可將數(shù)據(jù)以TDMS格式存入計(jì)算機(jī)硬盤。上位機(jī)軟件在LABVIEW環(huán)境中開發(fā)。

4 試驗(yàn)結(jié)果分析

為了驗(yàn)證系統(tǒng)可以實(shí)現(xiàn)4路沖擊信號(hào)的并行采集存儲(chǔ)，將一只加速度計(jì)的輸出同時(shí)接入4路AD芯片輸入，通過撞擊沖擊信號(hào)，CPLD控制4路AD同時(shí)對(duì)該信號(hào)進(jìn)行并行采集存儲(chǔ)。試驗(yàn)完成后，利用上位機(jī)數(shù)據(jù)回讀軟件將鐵電存儲(chǔ)器中的試驗(yàn)數(shù)據(jù)讀出，如圖7所示。從圖中可以看出，4路AD采集到的數(shù)據(jù)基本一致，說明系統(tǒng)實(shí)現(xiàn)了4路信號(hào)的同步并行采集存儲(chǔ)，單通道采樣率為500 kHz，達(dá)到了預(yù)期效果驗(yàn)證了系統(tǒng)的正確性。

圖7 試驗(yàn)波形(X軸—時(shí)間ms，Y軸—加速度×103 g)

5 結(jié)論

本文基于CPLD 設(shè)計(jì)了多路瞬態(tài)沖擊信號(hào)存儲(chǔ)測(cè)試系統(tǒng)，實(shí)現(xiàn)了多路沖擊信號(hào)的同步高速采集存儲(chǔ)。由于采集與存儲(chǔ)模塊采用了模塊設(shè)計(jì)將該系統(tǒng)進(jìn)行簡(jiǎn)單的疊加即可對(duì)8路、16路以及64路等多路沖擊信號(hào)的存儲(chǔ)測(cè)試。本文還基于USB接口芯片設(shè)計(jì)了數(shù)據(jù)回讀接口模塊，并在LABVIEW環(huán)境下設(shè)計(jì)了數(shù)據(jù)回讀軟件，可將測(cè)試到的沖擊信號(hào)回讀到PC機(jī)進(jìn)行二次分析與處理。最后，通過試驗(yàn)驗(yàn)證了測(cè)試系統(tǒng)的正確性。

[1] 類玉富, 劉 芳, 傅鵬程. 多路瞬態(tài)信號(hào)測(cè)試系統(tǒng)研究[J]. 總參飽兵裝備技術(shù)研究所學(xué)報(bào), 1998, 3: 15-20.

[2] 潘建強(qiáng), 劉建湖, 楊云川, 等. 水平式強(qiáng)碰撞沖擊機(jī)沖擊動(dòng)響應(yīng)分析[A]. 第十屆全國沖擊動(dòng)力學(xué)學(xué)術(shù)會(huì)議[C].太原, 2011.

[3] 湯 靜, 張 宇.儀器儀表運(yùn)輸、運(yùn)輸貯存環(huán)境試驗(yàn)中碰撞和跌落試驗(yàn)[J]. 自動(dòng)化與儀器儀表, 2001, 2: 110-111.

[4] 胡柱龍, 徐 剛, 抑香稚. 基于DSP的瞬態(tài)沖擊信號(hào)采集的研究[J]. 計(jì)算機(jī)測(cè)量與控制, 2006, 14(2): 272-280.

[5] 魏 明, 生劉瑩, 警 斌, 等. 基于CPLD高速信號(hào)存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)[J]. 微計(jì)算機(jī)信息, 2008, 24(10): 189-193.

[6] 石波涌, 應(yīng)文威, 蔣宇中. 基于FT245BM的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J]. 艦船電子工程, 2010, 30(12): 125-129.

[7] 蔡江洪, 史小軍, 朱 為, 等. 利用FT245BM實(shí)現(xiàn)FPGA與PC機(jī)的USB通訊[J]. 電子器件, 2005, 28(1): 132-137.

[8] 鄭劍翔. 基于FRAM鐵電存儲(chǔ)器的可移動(dòng)數(shù)據(jù)采集器[J].電子技術(shù), 2004, 2: 7-9.

Design of Multiple Transient Impulse Signals Storage Measurement System Based on CPLD

Zhou Jikun，Zhang Rong, Li Sizhong, Huang Haiying

(Institute of Systems Engineering, China Academy of Engineering Physics, Mianyang 621999,China)

In this paper, a storage measurement system based on CPLD is designed to test the multi transient impulse signals in horizontal collision or drop test environment experiment. The system utilizes high-speed serial AD conversion chip as the implementation of the data collection device, which realized synchronization and high-speed data acquisition of multiple impulse signal. The collected signals were stored in an ferroelectric memory online. A USB interface module was design to realize the communication between the PC and test system, and the date recovery software is developed in LabVIEW environment. The experiment verified the correctness and reliability of the test system.

CPLD; impulse signals; storage measurement

2015-12-28；

2016-02-15。

周繼昆(1987-)，男，重慶人，碩士，主要從事儀器儀表與測(cè)控技術(shù)方向的研究。

1671-4598(2016)07-0021-03

10.16526/j.cnki.11-4762/tp.2016.07.006

TP3 文獻(xiàn)標(biāo)識(shí)碼：A