黃忻，汪健，陳宗祥，劉雁飛

(安徽工業(yè)大學(xué) 電氣與信息工程學(xué)院，安徽 馬鞍山 243000)

?

基于FPGA的比例積分滑?？刂艱C/DC變換器研究

黃忻，汪健，陳宗祥，劉雁飛

(安徽工業(yè)大學(xué) 電氣與信息工程學(xué)院，安徽 馬鞍山 243000)

針對(duì)DC/DC Buck變換器的動(dòng)、靜態(tài)性能要求，從Buck變換器狀態(tài)方程出發(fā)，設(shè)計(jì)電感電流、輸出電壓及其積分的線性組合滑模面，并利用該滑模面證明比例積分滑?？刂频拇嬖跅l件及穩(wěn)定性條件，構(gòu)建基于FPGA控制的Buck變換器實(shí)驗(yàn)平臺(tái)并加以驗(yàn)證。據(jù)此，實(shí)現(xiàn)所提出的算法對(duì)Buck變換器的控制。理論分析和實(shí)驗(yàn)結(jié)果表明，所提出的比例積分滑模變結(jié)構(gòu)控制比傳統(tǒng)的雙閉環(huán)PI控制在系統(tǒng)參數(shù)變化、供電電壓變化以及外部干擾情況下，都具有更好的魯棒性，具有控制精度高和動(dòng)態(tài)響應(yīng)速度快的特點(diǎn)。

DC/DC Buck變換器;滑模變結(jié)構(gòu)控制；組合滑模面;魯棒性;FPGA

0　引　言

由于DC/DC變換器屬于線性的離散系統(tǒng)，其控制是不連續(xù)、非線性的。而滑模變結(jié)構(gòu)控制就是對(duì)變結(jié)構(gòu)系統(tǒng)的一種非線性控制，它相對(duì)于傳統(tǒng)的雙閉環(huán)PI控制，對(duì)系統(tǒng)參數(shù)變化和外部干擾具有較強(qiáng)的魯棒性。近年來，將滑模變結(jié)構(gòu)控制應(yīng)用于DC/DC變換器系統(tǒng)中，成為研究的熱點(diǎn)[1-9]。文獻(xiàn)8中提出一種將滑模表面與固定頻率的的諧波信號(hào)相比較的方式來實(shí)現(xiàn)滑?？刂啤＿@種設(shè)計(jì)方法簡(jiǎn)單，魯棒性好。然而，系統(tǒng)的動(dòng)態(tài)響應(yīng)比較慢。文獻(xiàn)9中提出了一種基于比例積分滑模變結(jié)構(gòu)控制策略，并將其應(yīng)用到DC/DC Boost變換器中。這種控制策略可以獲得很好的動(dòng)態(tài)響應(yīng)，但是它沒有將其應(yīng)用于BUCK變換器中。

數(shù)字化是開關(guān)電源發(fā)展的一個(gè)大趨勢(shì)。由于FPGA器件具有比傳統(tǒng)數(shù)字器件更強(qiáng)的數(shù)據(jù)處理能力，因而被廣泛用于對(duì)DC/DC變換器的數(shù)字控制器設(shè)計(jì)[10-11]。有鑒于此，本文設(shè)計(jì)并制作了一臺(tái)由FPGA 控制的數(shù)字式BUCK變換器，采用比例積分滑模控制方法，使得變換器在輸入電壓及負(fù)載大范圍變化時(shí)有著較好的輸出特性。

1　滑?？刂破鞯脑砑霸O(shè)計(jì)

1.1滑模控制器的動(dòng)態(tài)模型及等效控制

Buck變換器在一個(gè)完整周期內(nèi)的狀態(tài)方程為：

(1)

其中：vi為瞬時(shí)輸入電壓；vo為輸出電壓；iL為瞬時(shí)電感電流；C、L為Buck變換器的電容和電感；u為系統(tǒng)的控制向量(u=0或1)，表示開關(guān)器件狀態(tài)。

選擇3個(gè)狀態(tài)變量的線性組合的滑模面,即

S=α1x1+α2x2+α3x3。

(2)

(3)

其中：iL表示瞬時(shí)電感電流；Vref和vo分別為輸出電壓參考值和瞬時(shí)值；iref=K(Vref-βvo)是瞬時(shí)參考電感電流；β為反饋網(wǎng)絡(luò)比；K為電壓誤差的放大增益。將電流誤差和電壓誤差的積分項(xiàng)x3引入到滑模變結(jié)構(gòu)控制器中，形成附加的受控狀態(tài)變量，以減少輸出電壓和電感電流的穩(wěn)態(tài)誤差。

將Buck變換器的狀態(tài)空間方程代入式(3)并對(duì)時(shí)間求導(dǎo)，得到系統(tǒng)的動(dòng)態(tài)模型為：

(4)

(5)

需要注意的是，此時(shí)的ueq是連續(xù)的，且其取值范圍為0和1之間。

令ueq=d，其中d為PWM控制器的占空比。控制律方程包含控制信號(hào)vc和斜坡信號(hào)vrmap，其表達(dá)式為：

(6)

其中：

(7)

式(7)即為控制器的固定增益系數(shù)。0

1.2滑模控制的存在條件

對(duì)于DC/DC變換器，在每個(gè)開關(guān)階段，運(yùn)動(dòng)軌跡都必須符合存在條件，使得其軌跡保持在滑模面的較小鄰近范圍，即

(8)

圖1　同步整流BUCK變換器的比例 積分滑?？刂破鱂ig.1　Proportional integral sliding mode controller for synchronous buck converter

將式(3)及其對(duì)時(shí)間的導(dǎo)數(shù)，即式(4)代入式(8)中,則有：

(9)

將控制器的固定增益系數(shù)即式(7)代入式(9)中，可簡(jiǎn)化成

0

(10)

如果工作狀態(tài)的最大或最小點(diǎn)滿足條件，就可以充分說明整個(gè)工作狀態(tài)的范圍內(nèi)，存在條件都可以得到滿足。在設(shè)計(jì)具有穩(wěn)態(tài)滑動(dòng)面的滑模變結(jié)構(gòu)控制器時(shí)，一種實(shí)用的方法是保證穩(wěn)態(tài)時(shí)存在條件得到滿足[5-6]。在這種情況下，Vo可用它們預(yù)期的穩(wěn)態(tài)值代替，這種方法至少可以保證系統(tǒng)在原點(diǎn)周圍的小區(qū)域內(nèi)滿足存在條件。考慮到上述情況，得出的存在條件為：

(11)

其中：vi(min)和vi(max)為輸入電壓的最小值和最大值；vo(ss)為預(yù)期的穩(wěn)態(tài)輸出電壓，實(shí)際上為直流參數(shù)，與期望參考電壓Vref之間存在很小的誤差；iL(max)、iL(min)、iC(max)和iC(min)分別為變換器滿載時(shí)電感和電容電流的最大值和最小值。

最后，選取的控制器增益參數(shù)K1、K2和K3必須符合式(11)的2個(gè)不等式。這保證在指定輸入和負(fù)載范圍內(nèi)的所有工作狀態(tài)下，滑模運(yùn)行的存在條件至少在原點(diǎn)的小區(qū)域內(nèi)得到滿足。

1.3滑?？刂频姆€(wěn)定性條件

在BUCK變換器中，滑模變結(jié)構(gòu)控制器的運(yùn)動(dòng)方程由電壓和電流狀態(tài)變量組成，具有高度的非線性且不易求解。采用等效控制方法[7-8]，首先推導(dǎo)系統(tǒng)的理想滑模動(dòng)態(tài)，隨后進(jìn)行平衡點(diǎn)分析，最后推導(dǎo)維持穩(wěn)定的條件。

1.3.1理想滑模動(dòng)態(tài)

所謂等效控制，就是用ueq來替換DC/DC變換器模型中的u，將不連續(xù)系統(tǒng)轉(zhuǎn)換為理想滑模連續(xù)系統(tǒng)，即

(12)

(13)

1.3.2平衡點(diǎn)分析

(14)

1.3.3理想滑模動(dòng)態(tài)的線性化

將理想滑模動(dòng)態(tài)在平衡點(diǎn)附近線性化，得

(15)

(16)

其中：

(17)

線性化系統(tǒng)的特征方程為

a11a22-a12a21=0。

(18)

若以下條件滿足，則系統(tǒng)將穩(wěn)定，即

(19)

存在條件式(11)、穩(wěn)定性條件式(19)是根據(jù)變換器參數(shù)選擇和設(shè)計(jì)滑模變結(jié)構(gòu)控制器的基礎(chǔ)。這些條件的滿足保證了系統(tǒng)的閉環(huán)穩(wěn)定性。

2　實(shí)驗(yàn)結(jié)果

構(gòu)建了基于FPGA的比例積分滑?？刂艬uck電路實(shí)驗(yàn)平臺(tái),進(jìn)行實(shí)驗(yàn)研究,如圖2所示。采用 CycloneIV系列EP4CE30芯片來實(shí)現(xiàn)Buck變換器的滑模變結(jié)構(gòu)控制，從而證明滑?？刂茖?duì)系統(tǒng)參數(shù)變化和外部干擾具有很強(qiáng)的魯棒性。BUCK變換器技術(shù)參數(shù)如表1所示。

圖2　BUCK變換器實(shí)驗(yàn)平臺(tái)Fig.2　Experimental platform of BUCK converter

參數(shù)額定值輸入電壓Vi/V12輸出電壓Vo/V2.4電容C/μF100電感L/μH15開關(guān)頻率fS/kHz200最小負(fù)載電阻RL(min)/Ω0.3最大負(fù)載電阻RL(max)/Ω2.4

根據(jù)式(6)來設(shè)計(jì)基于FPGA verilog語言的滑?？刂瞥绦?。其中滑?？刂破鞯墓潭ㄔ鲆嫦禂?shù)為K1=140,K2=5.5,K3=0.062 5。并且選取的K1，K2，K3滿足存在條件式(11)、穩(wěn)定性條件式(19)的設(shè)計(jì)約束。圖3為穩(wěn)態(tài)運(yùn)行時(shí)的輸出電壓波形(CH1)，電感電流波形(CH2)和控制開關(guān)運(yùn)作的PWM波形(CH4)。通過波形可以看出，輸出電壓穩(wěn)定于2.4 V,電感電流穩(wěn)定于5.5 A,PWM波信號(hào)的開關(guān)頻率為200 kHz。從實(shí)驗(yàn)結(jié)果可以看出設(shè)計(jì)的滑模控制器可以提供期望的輸出電壓和電感電流。

圖3　基于比例積分滑?？刂艬UCK電路穩(wěn)態(tài)輸出波形Fig.3　Steady-state output waveform of the BUCK converter under proportional integral sliding-mode control

圖4為基于滑?？刂艬UCK變換器在輸入電壓(CH1)從12 V跳變至24 V的輸出電壓波形(CH2)和PWM波形(CH4)。從實(shí)驗(yàn)結(jié)果圖可以得出滑?？刂圃谳斎腚妷簭?2 V跳變至24 V，輸出電壓經(jīng)過20 μs后穩(wěn)定于2.4 V，而且輸出電壓的超調(diào)量只有0.4 V。

圖4　滑?？刂葡螺斎腚妷禾儠r(shí)的輸出電壓和PWM波Fig.4　Output voltage waveform and PWM of converter under a step input voltage changes under sliding mode control

圖5和圖6分別為雙閉環(huán)PI控制和比例積分滑?？刂圃谪?fù)載從1 A加載至7 A時(shí)的輸出電壓(CH1)，電感電流波形(CH2)和控制開關(guān)管開通與關(guān)斷的PWM波信號(hào)(CH3)。實(shí)驗(yàn)結(jié)果顯示出雙閉環(huán)PI控制時(shí)輸出電壓需經(jīng)過218 μs才能穩(wěn)定于2.4 V，而比例積分滑?？刂茣r(shí)輸出電壓只需經(jīng)過30 μs即可穩(wěn)定。另外從實(shí)驗(yàn)圖中可以看出雙閉環(huán)PI控制的輸出電壓在加載時(shí)跌落了1 V，而比例積分滑?？刂茣r(shí)的輸出電壓只跌落0.35 V。

圖5　基于雙閉環(huán)PI控制加載時(shí)的輸出電壓, 電感電流和PWM波信號(hào)Fig.5　Output voltage,inductor current waveform and PWM signals against load addition under double closed-loop PI control

圖7和圖8分別為雙閉環(huán)PI控制和比例積分滑模控制在負(fù)載從7 A減載至1 A時(shí)的輸出電壓(CH1)，電感電流波形(CH2)和控制開關(guān)管開通與關(guān)斷的PWM波信號(hào)(CH3)。實(shí)驗(yàn)結(jié)果顯示出雙閉環(huán)PI控制時(shí)輸出電壓需經(jīng)過375 μs才能穩(wěn)定于期望值，而比例積分滑?？刂茣r(shí)輸出電壓只需經(jīng)過70 μs即可穩(wěn)定。另外從實(shí)驗(yàn)圖中可以看出雙閉環(huán)PI控制在減載時(shí)，輸出電壓上升1.8 V，而比例積分滑模均流控制時(shí)的輸出電壓只上升1 V，并且電壓、電流能夠很快地進(jìn)入到平衡狀態(tài)，具有良好的動(dòng)態(tài)性能。

圖6　基于比例積分滑?？刂萍虞d時(shí)的輸出電壓、 電感電流和PWM波信號(hào)Fig.6　Output voltage and inductor current waveform and PWM signals against load addition under proportional integral sliding mode control

圖7　基于雙閉環(huán)PI控制減載時(shí)的輸出電壓, 電感電流和PWM波信號(hào)Fig.7　Output voltage,inductor current waveform and PWM signals against load subtraction under double closed-loop PI control

圖8　基于滑?？刂茰p載時(shí)的輸出電壓、 電感電流和PWM波信號(hào)Fig.8　Output voltage and inductor current waveform and PWM signals against load subtraction under sliding mode control

3　結(jié)　論

本文設(shè)計(jì)了基于BUCK電路的比例積分滑?？刂?，推導(dǎo)出了其存在條件和穩(wěn)定性條件。在理論分析的基礎(chǔ)上，通過搭建的實(shí)驗(yàn)平臺(tái)驗(yàn)證了基于FPGA的比例積分滑?？刂艱C/DC變換器具有良好動(dòng)態(tài)和穩(wěn)態(tài)輸出特性。另通過實(shí)驗(yàn)可以看出此比例積分滑模控制比雙閉環(huán)PI控制對(duì)系統(tǒng)參數(shù)變化和外部干擾具有更好的魯棒性。本文設(shè)計(jì)的滑?？刂扑惴ê?jiǎn)單，且適合于PWM型DC/DC變換器系統(tǒng)。

[1]D.cortes,J Alvarez.Robust sliding mode control for the boost converter[C]//In proceeding of CIEP,Guadaiajara,Mexico,2002:208-212.

[2]S.-C.Tan,Y.M.Lai,C.K.Tse.Indirect sliding mode control of power converters via double integral sliding surface[J].IEEE Transactions on Power Electronics,2008,23(2): 600-611.

[4]R Giral,L Martinez.Compensating networks for sling-mode control[C]//In Proceedings of ISCAS,1995:2055-2058.

[5]P.Mattavelli,L.Rossetto,G.Spiazzi,et al.General-purpose sliding mode controller for DC/DC converter applications[J].IEEE Power Electronics,1997,12(1):96-102.

[6]H.Sira-Ramirez.Sliding mode-Δ modulation control of a Buck converter[C]// Proceedings of 42nd IEEE Conference on Decision and Control,2003:2999-3004.

[7]S.C.Tan,Y.M.Lai,C.K.Tse,et al.A fixed-frequency pulse-width-modulation based quasi-sliding mode controller for buck converters[J].IEEE Transaction on Power Electronics,2005,20(6):1379-1392.

[8]Mariano.Lopez,Luis Garicia .de Vicuna.Current distribution control design for paralleled DC/DC converters using sliding-mode control[J].IEEE Transactions on industrial Electronics,2004,10(51):419.

[9]S.C.Tan,Y.M.Lai,C.K.Tse,et al.A pulse-width-modulation based integral sliding mode current controller for boost converters[C].In Proceedings of IEEE 37th Power Electronics Specialists Conference ,2006: 1-7.

[10]B.J.Patella,A.Prodic,A.Zirger,et al.High-frequency digital PWM controller IC for DC-DC converter[J].IEEE transactions on Power Electronics,2003,18(1):43-46.

[11]T Riesg，Y Torroja，E de la Torre.Design methodologies based on hardware description languages[J].IEEE Transactions on Industrial Electronics，1999，46(1)：3-12.

(編輯：張楠)

Design of proportional integral sliding mode controller for DC-DC converter based on FPGA

HUANG Xin,WANG Jian,CHEN Zong-xiang，LIU Yan-fei

(School of Electric and Information Engineering,Anhui University of Technology,Maanshan 243000,China)

In order to meet the dynamic and static performance requirements of the DC/DC Buck converter,a linear combination of the inductor current,the output voltage and their integral sliding mode surface was designed based on the state equation of the Buck converter,and the existence conditions and stability conditions of proportional integral sliding mode control were proved by using the sliding mode surface,and the experimental platform of Buck converter based on FPGA control was constructed and verified.According to this,the control of the Buck converter is realized by the proposed algorithm.Theoretical analysis and experimental results show that the sliding mode control possesses a better robustness against system parameter variation,power supply voltage variation and external disturbance compared with the conventional double closed-loop PI control method,and the converter could get high control precision and fast dynamic response.

DC/DC Buck converter; sliding mode variable structure control; combination of sliding surface; better robustness; FPGA

2015-04-09

國(guó)家自然科學(xué)基金(51277003)

黃忻(1969—)，女，博士研究生，實(shí)驗(yàn)師，研究方向?yàn)殡娏﹄娮蛹夹g(shù)及其控制；

汪健(1992—)，男，博士研究生，研究方向?yàn)殡娏﹄娮优c功率變換；

陳宗祥

10.15938/j.emc.2016.09.010

TM 46

A

1007-449X(2016)09-0067-06

陳宗祥(1975—)，男，博士，副教授，碩士生導(dǎo)師，研究方向?yàn)殡娏﹄娮蛹夹g(shù)與功率變換、電能質(zhì)量治理；

劉雁飛(1962—)，男，博士，教授，博士生導(dǎo)師，研究方向?yàn)镈C-DC開關(guān)變換器、AC-DC變換器PFC技術(shù)。