孫大成
(中國電子科技集團公司第47研究所,沈陽110032)
?
應用于開關電源芯片的頻率抖動技術
孫大成
(中國電子科技集團公司第47研究所,沈陽110032)
摘要:為了減小開關電源中的電磁干擾(EMI),研究了單片開關電源中的頻率抖動技術,并簡要介紹了頻率抖動技術及其原理。設計一個具有頻率抖動功能的弛張振蕩器,分析了以弛張振蕩器原理為基礎具有頻率抖動功能的振蕩器結構設計和原理。通過HSPICE仿真分析電路頻譜,結果表明頻率抖動技術能有效削減方波的各次諧波幅值,從而達到抑制電磁干擾的效果。重點從抖動范圍、抖動周期兩方面討論頻率抖動模型,頻譜對比分析結果表明抖動范圍±7%、抖動周期為128T的抖動模型,其諧波至少下降6 dB以上,高次諧波的峰值下降更為明顯,滿足6 dB工程裕量的要求,能有效抑制電磁干擾。
關鍵詞:開關電源;脈沖寬度調制;頻率抖動;電磁干擾;振蕩器;頻譜分析
開關電源諸多的優(yōu)點和重要性使其得到大量應用,目前生產(chǎn)的開關電源多數(shù)采用脈沖寬度調制方式,要求其性能不斷提高。采用脈沖寬度(PWM)調制方式的開關電源的開關頻率越來越高,在高頻開關波形中的大量諧波峰值輻射成分通過傳輸線傳播和空間電磁場向外傳播,從而造成了不可忽視的傳導和輻射干擾的問題。如何減小電磁干擾(EMI)成為開關電源設計中的一個難點。在EMI測試結果中可以發(fā)現(xiàn),開關電源在開關頻點及其倍頻處通常容易超過EMI限值,而在其他頻率點上卻往往具有較大的裕量,因此人們從這一角度提出頻率抖動技術[1]。與常用的抗干擾技術相比,頻率抖動技術(frequency jitter)是一種從分散諧波干擾能量著手解決電磁干擾(EMI)問題的新方法。該方法采用頻率調制技術,其原理是將主開關頻率進行調制,在主頻帶周圍產(chǎn)生一系列的邊頻帶,從而將噪聲能量分布在很寬的頻帶上,降低了干擾。這種控制方法的關鍵是對頻率進行調制,使開關能量分布在邊頻帶的范圍,且幅值受調制系數(shù)β的影響,一般β越大調制效果越好[2]。
頻率抖動技術是相對于固定開關頻率和變化占空比的PWM控制方法而言[3]。主要是指開關頻率隨時間在一定范圍內(nèi)來回變化,也就是使其間的開關頻率從fMIN遞增到fMAX,再從fMAX遞減到fMIN。圖1為頻率抖動示意圖。頻率抖動技術是一種通過擴展各諧波的頻帶分散諧波干擾能量,改善EMI問題的方法[6]。
圖1 頻率抖動示意圖
如圖2所示,周期干擾信號的頻譜是離散型,各譜線高度為各次諧波的幅值,譜線間的距離為基波頻率的整數(shù)倍。采用頻率抖動技術,基波頻率變化幅度為±m(xù) kHz,二次諧波變化幅度為±2m kHz……,n次諧波變化幅度為nm kHz。頻率抖動的實質在于對載波頻率的調制,因而基礎在于頻率調制理論,從圖2中我們可以看到諧波次數(shù)越高,頻率分散越大,根據(jù)Parseval定理,只要保證信號時域的能量不變,則頻域能量是守恒的,這意味著若擴展開關頻率及其諧波頻率處的頻帶,則必然降低擴展后的分量峰值,從而減少EMI水平[4]。下面簡要介紹頻率抖動原理[5]。
設未調制的載波信號表達式為:
調制波的表達式為:
則有調頻波的一般表達式為:
式中,mf=max(ΔfC)/fM,稱為調頻波的調制指數(shù)。ΔfC為載波頻率的偏移量;fM為調制波頻率。取φ0=0,則調頻波的表達式變?yōu)椋?/p>
圖2 頻譜展寬示意圖
圖3 Jn(mf)與mf的關系曲線
圖3顯示出了Jn(mf)隨mf的變化。圖中J0~J5表示調制后原載波頻率及分散開的邊帶中旁頻分量對應的電壓幅度,負值表示相位相差π。任意階次諧波分量都可以得到類似于式(4)的結果。由式(4)可知,調頻后的頻帶被展寬,相鄰邊帶的距離ωM=2πfM,各自諧波及旁頻分量峰值有所下降。調頻波的頻譜結構與mf有密切關系,mf越大,頻譜分量離散中心頻率越大,Jn(mf)越接近零,頻譜就展得越寬,相應分量的幅值也越低。擴頻后的帶寬通常由Carson準則進行估算,即:
對于載波的n階諧波而言,mf(n)=n·mf。Carson準則對每階諧波的帶寬估算仍適用,即BW≈2(n·mf+1)fM,如果階數(shù)足夠大,則相鄰諧波的邊頻會發(fā)生重疊現(xiàn)象,這樣高階諧波的頻譜峰值大大削減將變得均勻,但是平均幅值會被抬高[3]。
筆者設計了一種帶頻率抖動功能的張馳振蕩器電路。振蕩器電路結構主要包括電壓比較器、集成電容器、電容器充放電電路、頻率抖動電路和控制電路等。
圖4 振蕩器電路結構
弛張振蕩器也稱弛張充放電振蕩器,是一種非調諧振蕩器結構,在PWM電源和電容傳感器中都有廣泛的應用[7~8]。馳張振蕩器內(nèi)含非線性元件(如電容器),可以周期性地把其能量釋放出來,使得輸出信號波形瞬間改變。一般用來產(chǎn)生方波、三角波等。帶頻率抖動功能的弛張振蕩器的電路圖如圖5所示,主要由兩個比較器、集成電容器C、控制電路、電容器充放電電流源等構成。
如圖5所示的電路圖,從左至右分別是提供比較器參考電壓的基準電壓源輸入電路;其次是雙輸入電壓比較器,比較器的輸出經(jīng)兩個反相器后輸出方波;其右邊五排并聯(lián)的支路是周期變化的頻率抖動控制電路,提供周期性變化的電流,控制端口由128計數(shù)器電路控制;最右邊是帶修調電流源電路,為振蕩器電容充電提供恒定電流。
圖5 帶頻率抖動功能的弛張振蕩器
對所設計的電路進行Hspice仿真驗證,圖6是振蕩器正常工作時序仿真結果,鋸齒波形是電容器極板波形。震蕩輸出頻率如下:fMAX≈70 kHz,fMIN≈60 kHz,頻率中心值約為65 kHz,抖動范圍約為±7%。輸出方波的占空比約為45%。
如圖7所示,傳統(tǒng)的張馳振蕩器電路輸出方波頻譜的基波呈單峰狀,加了抖動的方波頻譜明顯被擴展,且頻譜幅度明顯降低,能量更均勻分布在更寬的頻帶中。
圖6 振蕩器輸出方波及電容器鋸齒波波形圖
表1、表2、表3分別是對不同頻率抖動范圍和抖動周期仿真的諧波峰值統(tǒng)計結果。
圖7 輸出頻率抖動與未加抖動的頻譜對比圖
表1 抖動模型基波峰值結果(T≈1/65 kHz)
表2 抖動模型二次諧波峰值結果(T≈1/130 kHz)
表3 抖動模型三次諧波峰值結果(T≈1/195 kHz)
從表中可得到如下結論:在相同的抖動周期下,抖動范圍越大,諧波的峰值下降越大,對高次諧波的抑制越明顯。在相同的抖動范圍,抖動周期越大,對高次諧波的抑制效果越好。
筆者設計了一種在開關電源芯片中具有頻率抖動輸出的振蕩器,并重點對頻率抖動技術進行研究。設計的振蕩器中心頻率為65 kHz、頻率抖動范圍±7%。在對未加頻率抖動和加頻率抖動的振蕩器輸出方波頻譜結果對比分析后得知,加頻率抖動的方波頻譜,其諧波至少下降6 dB以上,高次諧波的峰值下降更為明顯,滿足6 dB工程裕量的要求,能有效地抑制電磁干擾。
在頻率抖動模型的討論中,分別從抖動范圍(± 7%、±5%、±3%)和抖動周期(64T、32T、128T)兩方面進行仿真對比分析。結果顯示,在相同的抖動周期抖動范圍越大,諧波分量下降的效果越明顯,在6 dB工程裕量的要求下,抖動范圍大于5%即可滿足;在相同的抖動范圍抖動周期越大,抑制高次諧波分量的效果越好。增大抖動范圍對EMI的抑制能力比增大抖動周期更為有效,更大的抖動周期對較高階次的諧波抑制更為有效。但是,抖動范圍過大時,頻率偏離中心頻率過大,造成時鐘的不穩(wěn)定性,且振蕩器輸出的方波紋波更大,為開關電源系統(tǒng)穩(wěn)定性帶來隱患。抖動周期較大時,對抑制EMI效果提升也不明顯,且會增大芯片面積。在抖動范圍為7%時,很容易滿足輻射能量6 dB的工程裕量要求。
參考文獻:
[1] Sanjaya Maniktala著,王志強譯.精通開關電源設計[M].北京:人民郵電出版社,2008.
[2]周志敏,周紀海,等.單片開關電源——應用電路·電磁兼容·PCB布線(修訂版)[M].北京:電子工業(yè)出版社, 2007. 268-348.
[3]盧杰,鄺小飛.頻率抖動技術在開關電源振蕩器中的實現(xiàn)[J].物聯(lián)網(wǎng)技術, 2014(12).
[4]侯君,王危.一種多工作模式的帶有頻率抖動的振蕩器[J].電子科技大學研究生學報,2011(85):159-162.
[5]周正,王世山.頻率抖動技術抑制變換器輸入電流電磁干擾[J].電子電力技術,41(12): 14-19.
[6]姜樹法,張國俊.一種帶頻率抖動功能的振蕩器電路的設計[J].微電子學, 2013(04).
[7]余清華,宋健,代杰.一種基于恒壓源充放電的高精度張弛振蕩器的設計[J].電子世界,2011(09).
[8]郭攀峰,李欣,張紅. PWM變頻器的EMI抑制技術研究[J].電測與儀表,2015(14).
孫大成(1977—),男,遼寧昌圖人,畢業(yè)于電子科技大學微電子技術系,現(xiàn)任中國電子科技集團公司第四十七研究所綜合計劃部副主任,高級工程師,主研方向為集成電路設計。
The Research of Frequency Jitter Using in Monolithic Switching Power IC
SUN Dacheng
(China Electronics Technology Group Corporation No.47 Research Institute, Shenyang 110032,China)
Abstract:In order to reduce the electromagnetic interference(EMI)of switching power, the main content of this paper is the frequency jitter technology using in monolithic switching power supply, and briefly introduces the frequency jitter technology and its theory. The paper designs a relaxation oscillator which has the function of frequency jitter. Then we focused on the structure design and theory. of oscillator based on the theory of relaxation oscillator which has the function of frequency jitter. The result shows that the frequency jitter technology could effectively decrease the magnitude of all kinds of harmonic waves and we could achieve of goal of eliminating electromagnetic interference. What's more, we mainly discuss the frequency jitter model from jitter range and jitter period, and the result of spectrum analysis indicates that the harmonic waves of the jitter model which the jitter range is±7% and the jitter period is 128T can decrease 6 dB at least and the peak value of higher harmonic decrease more obviously. It meets 6 dB engineering margin requirement, so that can eliminate the electromagnetic interference more effectively.
Keywords:switching power supply; PWM; frequency jitter; EMI; oscillator; spectrum analysis
作者簡介:
收稿日期:2015-12-15
中圖分類號:TN432
文獻標識碼:A
文章編號:1681-1070(2016)03-0037-04