摘 要： 傳統(tǒng)板級(jí)硬件功能驗(yàn)證方法使用示波器或邏輯分析儀對(duì)引出管腳進(jìn)行測(cè)試，靈活性差，不適用于星載大容量NAND FLASH存儲(chǔ)陣列。提出一種通過(guò)FPGA控制NAND FLASH復(fù)位和讀ID操作，并自動(dòng)遍歷所有存儲(chǔ)芯片的方法，配合ChipScope Pro工具在線仿真，實(shí)現(xiàn)星載NAND FLASH板級(jí)功能快速驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，該方法簡(jiǎn)單有效，并可根據(jù)仿真驗(yàn)證結(jié)果快速做出板級(jí)功能有效性判斷。

關(guān)鍵詞： NAND FLASH； 星載存儲(chǔ)器； 硬件功能驗(yàn)證； ChipScope； 并行擴(kuò)展

中圖分類號(hào)： TN911?34； TP319 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）14?0032?03

Design of board?level function fast verification for satellite?bone NAND FLASH

DONG Zhenxing1，2，3， ZHU Yan1，2，3

（1. Key Laboratory of Electronics and Information Technology for Space Systems， Chinese Academy of Sciences， Beijing 100190， China；

2. National Space Sciences Center， Chinese Academy of Sciences， Beijing 100190， China； 3. University of Chinese Academy of Sciences， Beijing 100190， China）

Abstract： The traditional board?level hardware functional verification method uses the oscilloscope or logic analyzer to test the outlet pins， which has poor flexibility， and is unsuitable for the high?capacity satellite?bone NAND FLASH storage array. A method to control the NAND FLASH reset， read ID operation through FPGA and traverse all storage chips automatically is proposed in this paper. In combination with the ChipScope Pro tool， the online simulation is used to fast verify the satellite?bone NAND FLASH board?level function. The experimental results show that the method is simple and effective， and can quickly judge the board?level function effectiveness according to the simulation results.

Keywords： NAND FLASH； satellite?bone memory； hardware functional verification； ChipScope； parallel extension

0 引 言

由于我國(guó)國(guó)土面積有限，又不可能在境外大量設(shè)置地面接收站，所以對(duì)接收范圍以外的衛(wèi)星數(shù)據(jù)只能存儲(chǔ)在星載存儲(chǔ)器內(nèi)，在衛(wèi)星入境時(shí)下行回放[1?2]。在工程應(yīng)用中，星載大容量存儲(chǔ)器一般研制流程為：

（1） 根據(jù)航天型號(hào)任務(wù)及技術(shù)要求確定星載大容量存儲(chǔ)器方案和技術(shù)指標(biāo)；

（2） 存儲(chǔ)器件選型，設(shè)計(jì)硬件存儲(chǔ)板；

（3） 存儲(chǔ)器FPGA存儲(chǔ)控制功能設(shè)計(jì)；

（4） 器件電裝，板級(jí)硬件功能驗(yàn)證；

（5） FPGA存儲(chǔ)控制功能上板驗(yàn)證調(diào)試[3]。

如何對(duì)大容量存儲(chǔ)器進(jìn)行NAND FLASH板級(jí)硬件功能驗(yàn)證是存儲(chǔ)板電裝完成后面臨的首要問(wèn)題，高效快速的板級(jí)功能驗(yàn)證可有效減少存儲(chǔ)器研制周期，為后續(xù)FPGA存儲(chǔ)控制功能調(diào)試提供硬件可靠性保障。

常用的板級(jí)硬件功能驗(yàn)證方法有基于FPGA的傳統(tǒng)管腳引出觀察和片內(nèi)邏輯分析儀ChipScope Pro兩種[3]。傳統(tǒng)的信號(hào)分析手段需要在設(shè)計(jì)時(shí)保留一定的FPGA管腳作為測(cè)試管腳，再用示波器或者邏輯分析儀進(jìn)行波形觀察分析[4]，靈活性差，特別是基于NAND FLASH芯片的大容量存儲(chǔ)器，芯片間互聯(lián)信號(hào)多，控制復(fù)雜，使得傳統(tǒng)驗(yàn)證方法更加繁瑣復(fù)雜[5]；片內(nèi)邏輯分析儀能夠通過(guò)JTAG實(shí)時(shí)地讀出FPGA內(nèi)部所有的信號(hào)，而只需要少量的BlockRAM和邏輯資源，邏輯分析靈活方便，大大降低了板級(jí)功能驗(yàn)證的時(shí)間和資源成本，成為大容量存儲(chǔ)器板級(jí)功能驗(yàn)證的首選方法。由于大容量存儲(chǔ)器FLASH疊裝芯片多，若對(duì)每個(gè)疊裝芯片單獨(dú)進(jìn)行測(cè)試驗(yàn)證，需頻繁更改FPGA代碼、重新綜合及布局布線，效率低下，因此需設(shè)計(jì)一種高效的方法自動(dòng)對(duì)大容量存儲(chǔ)器進(jìn)行硬件功能測(cè)試驗(yàn)證。

1 星載大容量存儲(chǔ)相關(guān)技術(shù)

文中星載大容量存儲(chǔ)器選用3D?PLUS公司的64 Gb NAND FLASH疊裝模塊作為存儲(chǔ)介質(zhì)，器件型號(hào)為3DFN64G08VS，以航天實(shí)際應(yīng)用的星載FLASH存儲(chǔ)512 Gb容量方案為例進(jìn)行分析討論。

1.1 NAND FLASH器件結(jié)構(gòu)

FLASH疊裝模塊內(nèi)部結(jié)構(gòu)如圖1所示，同一疊裝模塊內(nèi)8片8 Gb的K9K8G08U0M 基本芯片共用對(duì)外的8位寬I/O總線，各自的片選信號(hào)[CE]、命令使能信號(hào)[CLE]、地址使能信號(hào)[ALE]、讀信號(hào)[RE]、寫(xiě)信號(hào)[WE]分別引出[6]。對(duì)芯片操作時(shí)通過(guò)片選信號(hào)選通8 Gb基本芯片，通過(guò)命令、地址使能及讀/寫(xiě)控制信號(hào)時(shí)分復(fù)用[I/O]總線加載指令、地址及數(shù)據(jù)，從而完成FLASH讀、寫(xiě)、擦除等操作。

1.2 總線并行擴(kuò)展技術(shù)

NAND FLASH操作時(shí)序要求Write/Read Cycle Time[tWCtRC]最小值為[tMIN=25 ns]，即工作最高頻率為[fMAX=1tMIN=40 MHz]，同一疊裝模塊內(nèi)同時(shí)只能選通一片基本芯片。按此要求，存儲(chǔ)器理論最高支持40 MHz×

8 b=320 Mb/s數(shù)據(jù)傳輸速率，不能有效滿足載荷系統(tǒng)多信源、高速率的任務(wù)需求。根據(jù)FLASH器件結(jié)構(gòu)特點(diǎn)，存儲(chǔ)器方案采用4塊FLASH疊裝模塊并行擴(kuò)展技術(shù)，將4塊疊裝模塊相同編號(hào)FLASH基本芯片的控制總線、狀態(tài)總線互連，同時(shí)I/O總線擴(kuò)展為32位，其中4片F(xiàn)LASH基本芯片的8 b總線分別對(duì)應(yīng)32位總線的不同數(shù)據(jù)位段，擴(kuò)展方式如圖2所示。

對(duì)數(shù)據(jù)總線進(jìn)行32 b并行擴(kuò)展后，支持?jǐn)?shù)據(jù)傳輸速率提高為原來(lái)方案的4倍，理論可支持達(dá)1 Gb/s的數(shù)據(jù)傳輸速率。同理，可進(jìn)行更多位寬的總線并行擴(kuò)展，如64 b，128 b擴(kuò)展等，但考慮到FPGA管腳資源有限、控制邏輯復(fù)雜度等因素，存儲(chǔ)器采用32 b擴(kuò)展方案，已能有效滿足目前載荷系統(tǒng)的要求。

2 FLASH板級(jí)硬件功能驗(yàn)證

存儲(chǔ)方案采用32 b總線并行擴(kuò)展技術(shù)，使用XILINX公司的XQR2V3000芯片作為數(shù)據(jù)存儲(chǔ)控制FPGA，完成對(duì)FLASH進(jìn)行讀、寫(xiě)及擦除等任務(wù)調(diào)度并生成相關(guān)操作驅(qū)動(dòng)信號(hào)。由于FLASH陣列芯片較多，使用SNJ54LVTH162245芯片增強(qiáng)存儲(chǔ)控制FPGA驅(qū)動(dòng)能力，同時(shí)作為片選芯片分時(shí)選通高低256 Gb FLASH存儲(chǔ)陣列。

2.1 FPGA片內(nèi)邏輯分析儀概述

ChipScope Pro是XILINX推出的集邏輯分析、總線分析和虛擬輸入/輸出為一體的虛擬分析和調(diào)試軟件[7]。其工作原理為：通過(guò)在FPGA設(shè)計(jì)中插入ICON（控制核）和ILA（邏輯分析核），把需要分析的FPGA內(nèi)部信號(hào)的采樣點(diǎn)寫(xiě)入FPGA內(nèi)部的塊RAM中，計(jì)算機(jī)軟件通過(guò)JTAG接口和FPGA相連，讀出塊RAM中的值并把信號(hào)的波形實(shí)時(shí)顯示出來(lái)，從而實(shí)現(xiàn)邏輯分析的功能。

ChipScope Pro軟件由3個(gè)工具組成：內(nèi)核生成器、內(nèi)核插入器及分析儀[8]。其中ChipScope Pro Core Inserter（內(nèi)核插入器）可自動(dòng)地為用戶已經(jīng)綜合完成的設(shè)計(jì)中插入ICON，ILA和ILA/ATC的內(nèi)核，用戶只需完成相關(guān)配置即可使用[9]。使用ChipScope Pro工具要用到標(biāo)準(zhǔn)的HDL綜合工具和Xilinx ISE的實(shí)現(xiàn)工具，設(shè)計(jì)流程如圖3所示。

2.2 硬件功能驗(yàn)證實(shí)現(xiàn)

FLASH板級(jí)硬件功能驗(yàn)證，主要是針對(duì)FLASH疊裝陣列芯片及電裝質(zhì)量進(jìn)行測(cè)試，即驗(yàn)證FLASH陣列各基本芯片功能好壞及FPGA與FLASH間通路的有效性?；诖鎯?chǔ)器技術(shù)特點(diǎn)，設(shè)計(jì)使用ChipScope Pro Core Inserter工具對(duì)大容量存儲(chǔ)器硬件電路板進(jìn)行功能驗(yàn)證。FLASH芯片與存儲(chǔ)控制FPGA的主要信息交互為[R/B]，[CE]，[CLE]，[ALE]，[WE]，[RE]，[I/O]等信號(hào)，參考FLASH芯片用戶手冊(cè)，發(fā)現(xiàn)對(duì)FLASH芯片進(jìn)行復(fù)位和讀ID操作即可完成對(duì)上述信號(hào)的測(cè)試。該方法不僅可以完成功能有效性測(cè)試，而且FPGA程序設(shè)計(jì)開(kāi)發(fā)簡(jiǎn)單。復(fù)位和讀ID操作時(shí)序圖如圖4、圖5所示。

根據(jù)FLASH芯片復(fù)位與讀ID操作時(shí)序圖，選通4片并行擴(kuò)展基本芯片，使用Xilinx ISE軟件編寫(xiě)FPGA程序；然后對(duì)測(cè)試程序進(jìn)行Synthesize綜合，隨后通過(guò)New Source建立ChipScope Definition and connection File加入ChipScope Pro Core Inserter工具，根據(jù)需要完成Core Inserter相關(guān)配置后，進(jìn)行布局布線及生成.bit文件操作；最后，使用下載器將存儲(chǔ)板FPGA與上位機(jī)通過(guò)JTAG口相連，操作ChipScope Pro Analyzer軟件完成在線測(cè)試驗(yàn)證。實(shí)驗(yàn)結(jié)果如圖6所示。

2.3 自動(dòng)快速驗(yàn)證設(shè)計(jì)

按照上述方法，可有效地對(duì)4個(gè)FLASH并行擴(kuò)展芯片進(jìn)行功能測(cè)試，若要對(duì)所有疊裝模塊的所有芯片進(jìn)行驗(yàn)證，則需要頻繁修改片選信號(hào)，然后重新綜合編譯，效率低下。針對(duì)效率問(wèn)題，設(shè)計(jì)了一種快速自動(dòng)驗(yàn)證方法，可有效實(shí)現(xiàn)對(duì)所有FLASH疊裝模塊中所有芯片遍歷測(cè)試，流程圖如圖7所示。

上電復(fù)位后，默認(rèn)選通低256 Gb存儲(chǔ)區(qū)，選通chip_flag為0的4片并行擴(kuò)展芯片，按照芯片手冊(cè)中復(fù)位及讀ID操作時(shí)序進(jìn)行功能測(cè)試；當(dāng)前測(cè)試結(jié)束后，程序自動(dòng)判斷當(dāng)前芯片是否為當(dāng)前存儲(chǔ)區(qū)疊裝模塊最后一片基本芯片，若是，則選通高256 Gb存儲(chǔ)區(qū)，chip_flag置0，若否，則chip_flag加1，進(jìn)行低256 Gb存儲(chǔ)區(qū)下一個(gè)4片并行擴(kuò)展芯片功能測(cè)試；當(dāng)選通高256 Gb存儲(chǔ)區(qū)后，重復(fù)低256 Gb存儲(chǔ)區(qū)相應(yīng)chip_flag判斷及操作，最終完成對(duì)FLASH所有芯片的遍歷測(cè)試，自動(dòng)快速實(shí)現(xiàn)板級(jí)功能驗(yàn)證。

3 仿真驗(yàn)證結(jié)果

按照板級(jí)功能快速驗(yàn)證流程圖，設(shè)計(jì)開(kāi)發(fā)FPGA測(cè)試程序，使用ChipScope Pro Analyzer進(jìn)行在線仿真驗(yàn)證，測(cè)試結(jié)果如圖8所示。

在仿真結(jié)果中，chip_flag表示高/低256 Gb疊裝模塊及相應(yīng)內(nèi)部芯片編號(hào)，0～7對(duì)應(yīng)低256 Gb疊裝模塊中8片K9K8G08U0M 基本芯片，8～15對(duì)應(yīng)高256 Gb疊裝模塊中8片基本芯片。由rdy_bsy信號(hào)知所有疊裝模塊[R/B]信號(hào)有效，且FLASH與FPGA的[R/B]通路正常；觀察I/O信號(hào)，發(fā)現(xiàn)chip_flag 為6時(shí)獲得的芯片ID第5個(gè)字節(jié)對(duì)應(yīng)值為‘64006464’，與理論值‘64646464’不符，而其余chip_flag對(duì)應(yīng)芯片均為“64646464”，同時(shí)發(fā)現(xiàn)chip_flag 為6時(shí)獲得的芯片ID前4個(gè)字節(jié)對(duì)應(yīng)24～16位也均為0。由32位總線并行擴(kuò)展方式與仿真波形結(jié)果綜合分析可知，低256 Gb存儲(chǔ)區(qū)中并行擴(kuò)展23～16位對(duì)應(yīng)疊裝模塊第7片基本芯片故障，其余芯片正常，且FLASH與FPGA間通路有效。自動(dòng)快速驗(yàn)證方法在對(duì)4片F(xiàn)LASH并行擴(kuò)展芯片進(jìn)行復(fù)位和讀ID操作測(cè)試后，不需再手動(dòng)重新設(shè)置片選信號(hào)及再次綜合編譯，直接自動(dòng)進(jìn)行后續(xù)芯片測(cè)試，直至所有芯片遍歷結(jié)束。自動(dòng)快速驗(yàn)證方法大大提高了測(cè)試效率，節(jié)省了時(shí)間，并可根據(jù)仿真驗(yàn)證結(jié)果快速做出功能有效性判斷。

4 結(jié) 語(yǔ)

為了實(shí)現(xiàn)星載NAND FALSH硬件功能有效性測(cè)試，基于大容量存儲(chǔ)總線并行擴(kuò)展技術(shù)，提出一種通過(guò)使用FPGA和ChipScope Pro工具進(jìn)行板級(jí)功能快速驗(yàn)證的方法。相比于傳統(tǒng)管腳引出測(cè)試方法，本方法靈活性好、開(kāi)發(fā)簡(jiǎn)單、快捷有效，且具有較好的移植性和普適性。

參考文獻(xiàn)

[1] 朱巖.基于閃存的星載高速大容量存儲(chǔ)技術(shù)的研究[D].北京：中國(guó)科學(xué)院研究生院，2006.

[2] 都文超.星載高速大容量存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2012.

[3] 朱曉燕，邱慶林，榮金葉，等.一種高可靠大容量星載存儲(chǔ)器的設(shè)計(jì)與研究[J].微電子學(xué)與計(jì)算機(jī)，2012，29（6）：61?63.

[4] 萬(wàn)翔.ChipScope Pro在FPGA調(diào)試中的應(yīng)用[J].計(jì)算機(jī)與網(wǎng)絡(luò)，2005（21）：58?59.

[5] 于夢(mèng)磊.基于FPGA的通用FLASH存儲(chǔ)器測(cè)試驗(yàn)證系統(tǒng)[D].濟(jì)南：山東大學(xué)，2014.

[6] Samsung Electronics. 1 Gx 8 bit 2 Gx 8 bit NAND flash memory [R]. South Korea： Samsung Electronics， 2012.

[7] 徐文波，田耘.Xilinx FPGA開(kāi)發(fā)實(shí)用教程[M].2版.北京：清華大學(xué)出版社，2012：167?171.

[8] 鄧成，張亞妮，白璘，等.嵌入式邏輯分析儀在FPGA設(shè)計(jì)中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2006，29（2）：76?77.

[9] 楊賢軍.基于ChipScope的EDA實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)[J].通信技術(shù)，2012（10）：101?102.