韋孟輝，徐巧玉，王紅梅

(河南科技大學(xué) 機電工程學(xué)院，河南 洛陽 471003)

?

精密相位控制的多通道任意波形發(fā)生器設(shè)計

韋孟輝，徐巧玉，王紅梅

(河南科技大學(xué) 機電工程學(xué)院，河南 洛陽 471003)

摘要：為了滿足對多路波形及其相位進(jìn)行控制的要求，設(shè)計了一種通道可拓展且具有高精密相位控制的多通道任意波形發(fā)生器?；谥苯訑?shù)字頻率合成技術(shù)，由現(xiàn)場可編程門陣列實現(xiàn)多通道任意波形的產(chǎn)生。采用高速模數(shù)轉(zhuǎn)換芯片對各通道輸出波形同步采樣。由ARM微處理器對采樣數(shù)據(jù)進(jìn)行離散傅里葉變換處理得到相位差，并根據(jù)差值對輸出相位控制字進(jìn)行比例-積分-微分調(diào)節(jié)，實現(xiàn)了相位的閉環(huán)實時補償。多個系統(tǒng)可通過同步時鐘接口并行工作，實現(xiàn)輸出通道的擴(kuò)展。試驗結(jié)果表明：該系統(tǒng)相位精度為±0.02°,正弦波和方波的頻率范圍為1 μHz～10 MHz,輸出幅度范圍為±10 V，能夠?qū)崿F(xiàn)多系統(tǒng)并行輸出。

關(guān)鍵詞：任意波形發(fā)生器；直接數(shù)字頻率合成；現(xiàn)場可編程門陣列；模數(shù)轉(zhuǎn)換；ARM微處理器；離散傅里葉變換

0引言

隨著中國在科學(xué)技術(shù)和生產(chǎn)等領(lǐng)域的快速發(fā)展，在信號測量和設(shè)備調(diào)試中，常常需要對多路波形信號的系統(tǒng)特性進(jìn)行研究，且在對高精密儀器的測試測量中，如雷電探測站的測試、航空儀表的測試檢修[1]等，需要多路波形之間具有精密的相位差。文獻(xiàn)[2-3]對多通道任意波形發(fā)生器進(jìn)行了研究，但是輸出波形的相位并不可控。為了解決相位問題，文獻(xiàn)[4]提出了一種通過延時控制調(diào)節(jié)輸出數(shù)據(jù)的延時關(guān)系，實現(xiàn)多通道程控延時波形發(fā)生器的方法。文獻(xiàn)[5-6]提出了一種通過調(diào)節(jié)相位控制字實現(xiàn)通道之間相位差的雙通道任意波形發(fā)生器的方法。但是這些方法對相位差僅是開環(huán)控制，而在波形產(chǎn)生過程中數(shù)模(digital to analog,D/A)轉(zhuǎn)換器、濾波器和放大器等器件對相位都有一定的時延特性，并且器件的老化、環(huán)境溫度的改變以及后端設(shè)備的干擾都會對相位產(chǎn)生影響，單純地依靠主控器件設(shè)定相位差，很難實現(xiàn)輸出波形相位的精密控制，且系統(tǒng)之間不能并行輸出，無法實現(xiàn)更多路波形的輸出。

針對上述問題，本文設(shè)計了一種通道可拓展且具有高精密相位控制的多通道任意波形發(fā)生器。采用基于現(xiàn)場可編程門陣列(field-programmable gate array,FPGA)的直接數(shù)字頻率合成(direct digital frequency synthesis,DDS)技術(shù)[7]產(chǎn)生多路任意波形，對多路輸出信號實時同步采樣，采用離散傅里葉變換(discrete Fourier transform,DFT)算法[8]對采樣數(shù)據(jù)進(jìn)行處理測出相位差，對輸出相位控制字進(jìn)行比例-積分-微分(proportional-integral-differential,PID)調(diào)節(jié)，實現(xiàn)了相位的閉環(huán)實時補償，提高了輸出波形相位的精密度，并且可通過同步時鐘接口實現(xiàn)多個系統(tǒng)的并行輸出，拓展輸出通道。

1系統(tǒng)的總體方案

高精密相位控制的多通道任意波形發(fā)生器的總體結(jié)構(gòu)圖如圖1所示，主要包括兩個部分：多路任意波形產(chǎn)生模塊和精密相位控制模塊。

多路任意波形產(chǎn)生模塊由ARM微處理器、FPGA、模擬電路和同步時鐘接口4部分組成。其中，ARM作為主控制器產(chǎn)生波形數(shù)據(jù)和參數(shù)控制信息;FPGA構(gòu)建相位累加器和波形存儲器，產(chǎn)生具有頻率和相位信息的波形數(shù)據(jù)；模擬電路對波形信號進(jìn)行數(shù)模轉(zhuǎn)換(digital to analog converter,DAC)、低通濾波(low pass filter,LPF)和幅度調(diào)節(jié)(amplitude,AMP)；同步時鐘接口可使多個系統(tǒng)并行輸出實現(xiàn)通道的拓展。

圖1　系統(tǒng)的總體結(jié)構(gòu)圖

精密相位控制模塊由ARM和高速模數(shù)轉(zhuǎn)換(analog to digital converter,ADC)芯片兩部分組成。AD7606實現(xiàn)對多路輸出波形的實時同步采樣，由ARM對采樣數(shù)據(jù)進(jìn)行DFT算法處理測出相位差，將測得差值與設(shè)定值進(jìn)行比較，對相位控制字進(jìn)行PID調(diào)節(jié)，從而實現(xiàn)相位的閉環(huán)實時補償。

2多路任意波形的產(chǎn)生

DDS技術(shù)作為目前波形發(fā)生器所采用的主要方法，廣泛應(yīng)用于各類設(shè)計中。隨著電子技術(shù)的發(fā)展，基于FPGA邏輯電路實現(xiàn)DDS模塊成為當(dāng)前任意波形發(fā)生器的主流，具有在線升級、靈活性好、可操作性強等優(yōu)點。本文就是基于FPGA的DDS技術(shù)，實現(xiàn)多通道任意波形的產(chǎn)生，并且可通過同步時鐘接口實現(xiàn)多系統(tǒng)的并行輸出。

2.1DDS技術(shù)的基本原理

圖2　DDS技術(shù)的結(jié)構(gòu)圖

DDS技術(shù)是建立在采樣定理的基礎(chǔ)上，從相位的角度出發(fā)直接合成所需波形的頻率合成技術(shù)，其結(jié)構(gòu)圖如圖2所示。由圖2可知，DDS技術(shù)主要包含4個部分：相位累加器、波形只讀存儲器(read-only memory,ROM)、D/A轉(zhuǎn)換器以及低通濾波器。

在系統(tǒng)時鐘作用下，頻率控制字K通過相位累加器不斷累加，作為波形ROM存儲器查找表的地址。根據(jù)查找表輸出量化數(shù)據(jù)，經(jīng)過D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量，通過低通濾波器平滑輸出波形中近似正弦波的鋸齒階梯波，同時衰減不必要的雜散信號，最后輸出波形。相比于直接頻率合成技術(shù)和間接頻率合成技術(shù)，DDS技術(shù)具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等優(yōu)點[9]。

2.2基于FPGA的DDS實現(xiàn)

在QuartusII開發(fā)環(huán)境中，基于FPGA的DDS模塊圖形編輯器主要由相位累加器部分和波形隨機存取存儲器(random access memory,RAM)查找表部分組成，其原理圖如圖3所示。

相位累加器部分：ARM通過可變靜態(tài)存儲控制器(flexible static memory controller,FSMC)數(shù)據(jù)總線將48位的頻率控制字和16位相位控制字輸入到FPGA中，ADD48、FD48C在100 MHz參考時鐘的作用下實現(xiàn)頻率控制字的累加和寄存，與相位控制字經(jīng)過加法器ADD16相加之后產(chǎn)生帶有頻率和初始相位信息的數(shù)據(jù)，作為波形RAM查找表的地址。

波形RAM查找表部分：由遞增計數(shù)器、雙路選擇器和波形RAM存儲器組成。ARB_RAM是一個大小為14位× 8 192字節(jié)的RAM存儲器，波形參數(shù)配置完成之后，ARM控制RAM存儲器進(jìn)行寫使能，通過遞增計數(shù)器將波形數(shù)據(jù)存儲到RAM中。數(shù)據(jù)發(fā)送完成之后，通過雙路選擇器選取相位累加器的高13位作為波形RAM的查詢地址，輸出相應(yīng)的存儲數(shù)據(jù)，得到頻率和相位可控的波形數(shù)據(jù)。通過ARM刷新波形RAM中的波形數(shù)據(jù)，即可實現(xiàn)任意波形的切換。基于ARM+FPGA的任意波形模塊的設(shè)計靈活性好、可操作性強，以較少的系統(tǒng)資源和較低設(shè)計成本實現(xiàn)了任意波形的產(chǎn)生。

圖3　FPGA內(nèi)部DDS模塊原理圖

2.3模擬電路的設(shè)計

模擬電路部分的設(shè)計如圖1所示。由圖1可知：該部分主要由D/A轉(zhuǎn)換器、低通濾波器和幅度調(diào)節(jié)電路組成。

本設(shè)計采用具有14位分辨率的高速D/A轉(zhuǎn)換器DAC904E，對FPGA輸出的波形數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，產(chǎn)生差分電流，經(jīng)過放大器AD8056進(jìn)行差分運算，抑制共模干擾[10]。D/A轉(zhuǎn)換后的信號通常含有較多的時鐘成分及較為陡峭的躍變邊緣，本文通過截止頻率為40 MHz的7階巴特沃斯濾波器的設(shè)計減少輸出波形的抖動、抑制高次諧波，該濾波器失真小、通帶平坦，且具有適合的衰減陡度和瞬態(tài)特性(沖擊、階躍)。為實現(xiàn)波形幅度變換，本設(shè)計采用由不同放大倍數(shù)的功率放大器和π型網(wǎng)絡(luò)信號衰減器組成的幅度調(diào)節(jié)電路,實現(xiàn)對波形幅度的控制，輸出幅度可設(shè)定的波形。

2.4多系統(tǒng)并行的實現(xiàn)

在實際工程中，單臺任意波形發(fā)生器輸出的幾個通道，往往無法滿足現(xiàn)代時域測試中對多路輸出激勵信號的需求，因此，本設(shè)計采用多臺任意波形發(fā)生器并行的模式產(chǎn)生所需的多路波形信號，其原理圖如圖4所示。

多通道任意波形發(fā)生器1～n工作于并行模式，它們接收外部時鐘信號和觸發(fā)信號，各自提供3路信號輸出。同一時鐘信號可確保各臺任意波形發(fā)生器具有相同的時鐘源，觸發(fā)同步信號為各臺任意波形發(fā)生器提供觸發(fā)信號，可實現(xiàn)3n路波形激勵信號的產(chǎn)生。

外部時鐘信號與FPGA的高速時鐘輸入引腳相連，且在兩者之間加入可變電位器和施密特觸發(fā)器。調(diào)節(jié)電位器可實現(xiàn)不同的外部時鐘源電壓與板載供電電壓相匹配，緩沖器可以起到外部時鐘與FPGA之間的緩沖和保護(hù)。FPGA對外部時鐘構(gòu)建鎖相環(huán)(phase locked loop,PLL)以達(dá)到系統(tǒng)所需的時鐘頻率，當(dāng)多個系統(tǒng)接入同一精密時鐘源時，調(diào)節(jié)各路波形的初始相位偏移值，即可產(chǎn)生多路具有相位差的波形數(shù)據(jù)，通過外部觸發(fā)信號，實現(xiàn)多臺系統(tǒng)的同步輸出。

圖4　多系統(tǒng)并行輸出原理圖

3精密相位控制的實現(xiàn)

本系統(tǒng)具有3個輸出通道，能夠依靠板載時鐘實現(xiàn)波形的三相輸出，也可通過系統(tǒng)的并行實現(xiàn)多路具有相位差的波形信號輸出。通過對輸出波形實時同步采樣監(jiān)測各通道輸出波形之間的相位差，并由ARM根據(jù)差值對輸出相位控制字進(jìn)行PID調(diào)節(jié)，完成相位的閉環(huán)實時補償，實現(xiàn)相位的精密控制。

3.1三相同步輸出的設(shè)計

在基于FPGA設(shè)計的DDS模塊(如圖3所示)中，設(shè)定累加器的初始相位，在采樣頻率(由參考時鐘頻率決定)不變的情況下，可以對3個DDS模塊的輸出信號進(jìn)行相位控制，而根據(jù)波形產(chǎn)生的原理，可將相位差轉(zhuǎn)換成波形數(shù)據(jù)輸出時波形RAM查找表的起始點位置。

FPGA內(nèi)部采用PLL鎖相環(huán)為各DDS波形產(chǎn)生模塊提供同一時鐘(即參考時鐘頻率一致)，由ARM將相位差轉(zhuǎn)換為16位的波形數(shù)據(jù)起始點位置信息。通過可變靜態(tài)存儲控制器總線發(fā)送給FPGA內(nèi)部各DDS模塊的相位累加器中，與頻率寄存器的高16位進(jìn)行累加，作為波形RAM查找表的查詢地址。當(dāng)參數(shù)配置完成之后，由ARM控制各個DDS模塊中頻率控制寄存器的快速存儲技術(shù)(rapid storage technology,RST)信號，同時產(chǎn)生一個高電平復(fù)位信號，對頻率和相位進(jìn)行初始化，實現(xiàn)具有相位差的3路波形信號同步輸出。

3.2相位差的測量方法

相位差的測量主要有過零法、數(shù)字相關(guān)法和離散傅里葉變換法等。過零法是最基本的測量方法，通過找出數(shù)字化后被測信號過零點的位置，計算出被測信號的相位差。但是，在有干擾或噪聲影響的情況下，信號的過零點位置會發(fā)生偏移，產(chǎn)生較大誤差。采用數(shù)字相關(guān)法時，必須滿足的條件是：離散序列的長度(采樣點數(shù))是其周期的整數(shù)倍；噪聲的自相關(guān)函數(shù)為零，且噪聲之間互不相關(guān)；噪聲與信號之間互不相關(guān)。在實際應(yīng)用中很難保證上述條件完全滿足，因此計算出的結(jié)果會存在較大誤差。本設(shè)計采用DFT算法，不需要信號的準(zhǔn)確頻率，不需要整周期采樣，當(dāng)信號中含有諧波時，算法通過適當(dāng)加余弦窗可基本消除諧波干擾，同時該算法對噪聲具有較強的抑制能力[11]。

采用DFT算法時，對信號進(jìn)行采樣，將采樣得到的序列x(n)進(jìn)行DFT運算，可直接計算出基波的初相，從而計算出兩路信號的相位差，計算方法如下：

(1)

式中：n為第n個采樣點；N為總的采樣點數(shù)；cos (2πnm/N)-jsin (2πnm/N)為旋轉(zhuǎn)因子；m為諧波次數(shù)，這里選m=1，即為基波。

五是深入推進(jìn)科教興水、依法治水，著力提升行業(yè)發(fā)展能力。加快“金水工程”二期建設(shè)步伐，構(gòu)建防汛抗旱決策、水資源管理、農(nóng)村水利、電子政務(wù)、水利移民等業(yè)務(wù)應(yīng)用系統(tǒng)和水文信息綜合管理服務(wù)體系。積極推進(jìn)“山東省水土保持條例”“山東省水文管理辦法”等項目立法工作，基本完成重點水管單位和鄉(xiāng)鎮(zhèn)水利服務(wù)機構(gòu)水行政執(zhí)法隊伍建設(shè)任務(wù)。

設(shè)定Re[X(m)]為X(m)的實部，Im[X(m)]為虛部，可計算出信號的初始相位:

(2)

同理可得，被測信號Y(m)的初始相位為：

(3)

(4)

(5)

式(5)是基于離散傅里葉變換計算的相位差，也可以利用快速傅里葉變換計算得到兩路被測信號的相位差。運用DFT算法測相位，造成測量誤差的原因是環(huán)境噪聲和算法處理本身的截斷效應(yīng)及柵欄效應(yīng)。但從DFT算法運行的結(jié)果來看，其相位差計算精度高，抗噪聲能力強。該DFT算法的測量誤差決定因素與采樣點數(shù)和采樣速度無關(guān)，而是采樣過程的量化誤差以及對旋轉(zhuǎn)因子中實部和虛部計算過程的舍入，這些因素與ARM的有限字長效應(yīng)相關(guān)。本設(shè)計采用的是16位的模數(shù)采集芯片，計算可得量化誤差為1/16 384。由式(5)可知：分子、分母與誤差的變化方向相同，測量結(jié)果誤差會非常小，大大提高了相位控制的精度。

3.3相位的閉環(huán)實時補償方法

本文采用16位8通道高速同步采樣模數(shù)轉(zhuǎn)換芯片AD7606，對各通道輸出波形進(jìn)行實時同步采樣。AD7606內(nèi)置有模擬輸入箝位保護(hù)、二階抗混疊濾波器、跟蹤保持放大器、16位電荷再分配逐次逼近型ADC內(nèi)核、數(shù)字濾波器、2.5 V基準(zhǔn)電壓源及緩沖、高速串行和并行接口，5 V單電源供電，所有通道均能以高達(dá)20萬次每秒的速率進(jìn)行采樣[12]。

ARM控制AD7606對輸出波形進(jìn)行同步采樣，并對采樣數(shù)據(jù)進(jìn)行DFT算法處理，由式(5)計算出3路波形信號之間的相位差，將測得值與設(shè)定值△φ1、△φ2進(jìn)行比較，通過PID調(diào)節(jié)方法對發(fā)送給FPGA的相位控制字進(jìn)行實時修正，直至采樣得到的3個通道輸出波形的相位差與設(shè)定值相同。

目前，常用的PID調(diào)節(jié)算法有增量式算法和位置式算法兩種。位置式算法每次輸出均與整個過去的狀態(tài)有關(guān)，計算式中要用到過去誤差的累加值，容易產(chǎn)生較大的累積誤差。而增量式PID算法只需要計算其增量，計算誤差或精度不足對控制量的影響相對很小。故本文采用增量式PID算法，其運算式為：

u(k)=u(k-1)+△u(k)；

(6)

(7)

(8)

式中：△e(k)=e(k)-e(k-1)；△2e(k)= e(k)-2e(k-1)+ e(k-2)。

圖5　增量式PID控制前后相位輸出值

基于Matlab/Simulink對系統(tǒng)進(jìn)行仿真，設(shè)定相位為90°進(jìn)行輸出，結(jié)果見圖5。圖5中，實線為未加入PID控制的相位調(diào)節(jié)響應(yīng)曲線，虛線為利用增量式PID控制系統(tǒng)進(jìn)行相位調(diào)節(jié)的響應(yīng)曲線。由圖5的仿真結(jié)果可知：未加入PID控制的相位控制系統(tǒng)穩(wěn)態(tài)精度低，與設(shè)定的相位偏差較大。而基于增量式PID控制的相位控制系統(tǒng)，能夠根據(jù)系統(tǒng)誤差和誤差變化率對PID的3個參數(shù)Kp、T/Ti、TD/T進(jìn)行在線修正，得到的系統(tǒng)動態(tài)響應(yīng)曲線較好，超調(diào)量小，穩(wěn)態(tài)精度高，動靜態(tài)性能好，相位誤差的收斂性較好。

這種閉環(huán)相位控制實時補償?shù)姆椒ǎ沟眯盘栐谟布娐穫鬏斶^程中受D/A轉(zhuǎn)換器、濾波器和幅度調(diào)節(jié)器等產(chǎn)生的相移以及溫度和時間老化等因素產(chǎn)生的影響得到補償，大大提高了儀器的相位差控制精度和使用壽命。

圖6　相位差分別為0°、45°、90°和120°的三相正弦波輸出

4系統(tǒng)測試

為了驗證系統(tǒng)的性能，利用TD3032型示波器和DS1054型四通道示波器，對樣機輸出波形進(jìn)行測試，圖6a～圖6d分別為相位差0°、45°、90°和120°的三相正弦波輸出。

為了驗證多通道波形輸出時相位調(diào)節(jié)的精度，使用CH6000A型高精度數(shù)字相位計對系統(tǒng)輸出的波形進(jìn)行了相位測試，該相位計具有0.001°的分辨率，相位測量精度優(yōu)于±0.01°。在環(huán)境溫度為20 ℃的條件下測試結(jié)果如表1所示。

由表1的測試結(jié)果可得：本系統(tǒng)采用閉環(huán)相位實時補償方法產(chǎn)生的輸出波形相位偏差可以將精度控制在±0.02°以內(nèi)，誤差控制在0.5%以內(nèi)，實現(xiàn)了相位差輸出的精密控制。

表1　多通道任意波形發(fā)生器輸出信號相位測量

通過試驗測試，該系統(tǒng)還可實現(xiàn)如下技術(shù)指標(biāo)：

(Ⅰ)輸出波形：正弦波、方波、三角波、升鋸齒、降鋸齒、sinc函數(shù)、升指數(shù)、降指數(shù)、噪聲、正全波、負(fù)全波、正半波、負(fù)半波、高斯函數(shù)、直流，并且可以通過上位機編輯，實現(xiàn)任意波形輸出。

(Ⅱ)輸出波形頻率范圍：正弦波和方波為1 μHz～10 MHz，其他波形為1 μHz～1 MHz。頻率分辨率為1 μHz。

(Ⅲ)輸出幅度(50 Ω負(fù)載阻抗)：±10 V。

(Ⅳ)支持外部基準(zhǔn)時鐘輸入、內(nèi)部時鐘輸出，支持外同步、外觸發(fā)，支持同步晶體管-晶體管邏輯電路輸出。

(Ⅴ)支持多個系統(tǒng)并行拓展，實現(xiàn)多路波形輸出。

5結(jié)論

本文通過提出一種拓展通道的方法和相位閉環(huán)實時補償?shù)募夹g(shù)，有效地解決了多路波形輸出及相位差精密控制的問題。該系統(tǒng)能夠產(chǎn)生各種常規(guī)波形和用戶自定義的任意波形，正弦波和方波的頻率為1 μHz～10 MHz，頻率分辨率為1 μHz，輸出可調(diào)幅度范圍為±10 V，相位差精度可達(dá)±0.02°，系統(tǒng)各項參數(shù)滿足性能指標(biāo)要求，具有可操作性高、靈活性好、成本低等優(yōu)點。若相位控制字位數(shù)、模數(shù)采樣速度和位數(shù)進(jìn)一步提高，相位差測量技術(shù)進(jìn)一步優(yōu)化，該系統(tǒng)會實現(xiàn)更高的相位精度，對高精密信號測量和設(shè)備調(diào)試具有一定的應(yīng)用價值。

參考文獻(xiàn)：

[1]劉華偉,何利,郝順義.嵌入式航空測試信號發(fā)生器設(shè)計[J].計算機測量與控制,2010,18(10):2448-2450.

[2]王番,李駒光.基于FPGA的多通道高精度波形輸出的實現(xiàn)[J].工業(yè)控制計算機,2013,26(6):31-32.

[3]童火元.多通道任意波形發(fā)生器軟件設(shè)計與實現(xiàn)[D].武漢:華中科技大學(xué),2008:5-57.

[4]袁玉先,吳玉廣,年夫順.多通道程控延時波形發(fā)生器的研究[J].電子科技,2006(12):14-15,35.

[5]劉志宇.基于FPGA的DDS雙通道波形發(fā)生器[D].哈爾濱:哈爾濱理工大學(xué),2008:6-59.

[6]劉中秀,張英敏,孫夢楠.基于DDS相位差可調(diào)雙通道信號發(fā)生器的設(shè)計[J].機電一體化,2012,18(11):80-83.

[7]XU M,HU J,GAO Y.FPGA-based design and implementation of arbitrary waveform generator[C]//Control,Automation and Systems Engineering (CASE),2011 International Conference on Control.Singapore:IEEE,2011:1-4.

[8]任志斌,曾彪,曾德墻.離散傅里葉變換在異步電機參數(shù)辨識中的應(yīng)用[J].河南科技大學(xué)學(xué)報(自然科學(xué)版),2014,35(3):58-63.

[9]葉顯.高性能任意波形發(fā)生器設(shè)計[D].武漢:華中師范大學(xué),2014:1-30.

[10]陳建華,周立鵬,李瑛.差分對非對稱性對信號完整性及噪聲的影響[J].河南科技大學(xué)學(xué)報(自然科學(xué)版),2013,34(4):45-50.

[11]姚亞峰,李謀輝.基于相位差法的高精度測速雷達(dá)設(shè)計[J].測控技術(shù),2014,33(5):47-49.

[12]陳華,楊升震,蘇之山.基于AD7606-6的STATCOM信號采集模塊設(shè)計[J].電子科技,2013,26(3):35-38,41.

作者簡介：孫瑞麗(1990-),女,河南開封人,碩士生;陳盛雙(1964-),男,湖北監(jiān)利人,教授,碩士,碩士生導(dǎo)師,研究方向為金融數(shù)學(xué)與數(shù)據(jù)挖掘. 王迎霞(1989-)，女，山西大同人，碩士生；張大偉(1964-),男,，山東濰坊人,講師,博士，碩士生導(dǎo)師,研究方向為網(wǎng)絡(luò)化控制系統(tǒng).

DOI:10.15926/j.cnki.issn1672-6871.2016.01.011 10.15926/j.cnki.issn1672-6871.2016.01.010

文章編號：1672-6871(2016)01-0051-07 1672-6871(2016)01-0046-05

收稿日期：2015-07-04 2015-05-13

通信作者

基金項目：國家自然科學(xué) 國家“863”高技術(shù)研究發(fā)展計劃 (61403240,61374059);山西省教育廳創(chuàng)新 (20121g0139);國家自然科學(xué) (2013105);山西省國際合作 (61272109) (2013081040)

文獻(xiàn)標(biāo)志碼：A

中圖分類號：TN741