夏 語(yǔ)，李建勛，張明舉，趙萬(wàn)良，王 偉

（1.上海交通大學(xué) 機(jī)械與動(dòng)力工程學(xué)院，上海 200240；2.上海航天控制技術(shù)研究所，上海 200233）

0 引言

半球諧振陀螺是新一代慣性敏感元件，其機(jī)械結(jié)構(gòu)中無(wú)經(jīng)典陀螺中的高速轉(zhuǎn)子和活動(dòng)支承，利用半球諧振子產(chǎn)生的哥氏效應(yīng)引起振型移動(dòng)實(shí)現(xiàn)角度或角速率的測(cè)量，壽命可達(dá)15年以上，具有測(cè)量精度高、穩(wěn)定性強(qiáng)、抗輻射、長(zhǎng)壽命等優(yōu)點(diǎn)，特別適于空間領(lǐng)域應(yīng)用。從1996年NASA將第一顆裝有半球諧振陀螺空間慣性參考單元的衛(wèi)星送上太空至今，美國(guó)在軌工作的半球諧振陀螺慣性基準(zhǔn)已有91套，累計(jì)工作時(shí)間超過(guò)1 200萬(wàn)小時(shí)，在軌工作無(wú)一失效［1］。近年來(lái)，我國(guó)自主研發(fā)的半球諧振陀螺慣性基準(zhǔn)也取得了較大的進(jìn)展［2］。2012年10月發(fā)射的實(shí)踐9號(hào)衛(wèi)星首次搭載了中國(guó)電科26所研制的半球諧振陀螺慣性組合，成功切入衛(wèi)星姿態(tài)控制系統(tǒng)，參與衛(wèi)星姿態(tài)控制，在軌運(yùn)行穩(wěn)定，但其精度較國(guó)外產(chǎn)品差距較大［3］。國(guó)內(nèi)的半球諧振陀螺控制回路主要以模擬電路為主，回路中相位跟蹤器用鎖相環(huán)的方式實(shí)現(xiàn)，鎖相環(huán)電路由壓控振蕩器（VCO）和鎖相回路（PLL）組成，VCO輸出的信號(hào)分成兩路，一路通過(guò)分頻和鎖相回路產(chǎn)生本振信號(hào)，另一路信號(hào)與本振信號(hào)相位比較，若相位差為定值，則說(shuō)明相位已被跟蹤，若相位差在變化，則鎖相回路輸出將變化，控制VCO，使相位差穩(wěn)定，說(shuō)明鎖相環(huán)的輸入與輸出頻率與相位保持特定關(guān)系，完成鎖相的閉環(huán)。但模擬電路用于陀螺控制回路中缺點(diǎn)有：模擬器件溫度偏移較嚴(yán)重，溫度變化時(shí)參數(shù)會(huì)隨之改變，影響陀螺性能穩(wěn)定；模擬電路各模塊易引入噪聲，前后器件會(huì)互相影響，調(diào)試過(guò)程復(fù)雜；性能優(yōu)良的模擬電路濾波器設(shè)計(jì)復(fù)雜，階數(shù)一般較高，占用印制板面積大。數(shù)字電路精度高、可靠性強(qiáng)、設(shè)計(jì)簡(jiǎn)便、受溫度影響小，非常適于陀螺控制回路。數(shù)字控制回路中，用現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）或數(shù)字信號(hào)處理器（DSP）為基礎(chǔ)，設(shè)計(jì)相位跟蹤器中采用直接數(shù)字頻率合成（DDS）技術(shù)。以查找表為核心的相位跟蹤器雖然原理簡(jiǎn)單，但實(shí)現(xiàn)較困難，以CORDIC算法為核心的相位跟蹤器易實(shí)現(xiàn)，且能同時(shí)完成陀螺信號(hào)解調(diào)任務(wù)。為此，本文研究了兩種基于FPGA的HRG的相位和解調(diào)。

1 HRG螺數(shù)字控制回路原理介紹

HRG數(shù)字控制回路從陀螺的讀出電極獲取x、y兩路輸入信號(hào)，經(jīng)A／D采樣，進(jìn)入FPGA完成相位跟蹤和三路信號(hào)處理，信號(hào)處理過(guò)程分為解調(diào)、低通濾波、PID控制和調(diào)制，通過(guò)執(zhí)行機(jī)構(gòu)作用于陀螺。其原理如圖1所示。

相位跟蹤器是回路中重要組成部分。它通過(guò)兩次過(guò)零信號(hào)的間隔估計(jì)載波頻率，并計(jì)算出對(duì)應(yīng)的相位累加步進(jìn)，再進(jìn)行步進(jìn)累加，最后輸出與輸入信號(hào)相位相同的本地載波。本地載波的精度直接關(guān)系解調(diào)陀螺信號(hào)和調(diào)制信號(hào)的精度，當(dāng)本地載波精度不足時(shí)，會(huì)造成整個(gè)系統(tǒng)性能下降。因此，相位跟蹤器設(shè)計(jì)尤為重要，一種以查找表法為核心相位跟蹤器如圖2所示。

圖1 HRG數(shù)字控制回路Fig.1 Digital control loop of HRG

圖2 以查找表法為核心的相位跟蹤器Fig.2 Phase tracker based on lookup table

過(guò)零比較信號(hào)由計(jì)數(shù)器得到計(jì)數(shù)N，利用360／N模塊得到360°與N的商，即相位累加步進(jìn)Cp。Cp自身累加后得到所需的正余弦地址，然后在SRAM中的查找表中讀取對(duì)應(yīng)的正余弦值，即生成本地載波Vrc，Vrs并送回FPGA。通過(guò)計(jì)算得出查找表需約16MB儲(chǔ)存空間，該查找表無(wú)法置于FPGA中，只能存放于SRAM中。此外還需增加FLASH芯片，用于斷電儲(chǔ)存查找表。

該方案的特點(diǎn)是：軟件需增加FPGA與SRAM、FLASH的通信模塊程序；讀寫SRAM需消耗一定的FPGA資源；硬件需增加FLASH和SRAM等芯片，這增加了印制板面積，增加了未來(lái)HRG慣性組合小型化的難度。因此，有必要更換低硬件復(fù)雜度、低資源消耗的方案。

本文利用CORDIC算法特點(diǎn)，設(shè)計(jì)了一種算法簡(jiǎn)單、無(wú)需增加硬件的相位跟蹤器，且跟蹤器可在生成本地載波同時(shí)完成陀螺信號(hào)的解調(diào)任務(wù)，極大節(jié)約FPGA資源。

2 基于CORDIC算法的相位跟蹤器方案設(shè)計(jì)

CORDIC算法即坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算方法，該算法通過(guò)多次迭代加法和移位運(yùn)算產(chǎn)生高精度的正余弦波形。

已知向量（xi，yi），以及旋轉(zhuǎn)量θi，可計(jì)算出旋轉(zhuǎn)后的向量值（xi＋1，yi＋1），有

式中：0≤i≤n。此處：n為迭代次數(shù)。n越大，xn，yn就越逼近真實(shí)目標(biāo)值。

用于CORDIC算法中每個(gè)迭代i的旋轉(zhuǎn)角度見(jiàn)表1。

表1 迭代旋轉(zhuǎn)角度Tab.1 Iterative rotation angle

提取cosθi，將tanθi＝2－i代入式（1），可得

式（2）中：2－i在二進(jìn)制中實(shí)際操作為小數(shù)點(diǎn)向右移動(dòng)i位，以此可證明CORDIC算法僅需簡(jiǎn)單的移位和相加運(yùn)算就能進(jìn)行三角運(yùn)算；zi用于累加每次迭代過(guò)程中追蹤累加的旋轉(zhuǎn)角度，迭代i次后zi將逼近于0，而xi，yi將逼近真實(shí)的目標(biāo)值；di為±1，由zi的符號(hào)位決定，當(dāng)zi＜0時(shí)，di＝1，否則為－1。

CORDIC算法基本邏輯如圖3所示。

由以上CORDIC算法原理可實(shí)現(xiàn)相位跟蹤器功能。對(duì)CORDIC邏輯模塊，式（1）累加n次后得

式中：K為在迭代n次后xn，yn的被伸縮倍數(shù)（即每個(gè)迭代方程中cosθi的積），且

圖3 CORDIC算法基本邏輯Fig.3 CORDIC algorithm basic logic

故當(dāng)x0＝K，y0＝0，z0為控制回路中的相位累加值時(shí)，由式（3）可得本地載波

以CORDIC算法為核心的相位跟蹤器原理如圖4所示。以CORDIC算法為核心的相位跟蹤器能在FPGA中完成所有的本地載波生成任務(wù)，無(wú)需與SRAM通信讀寫外置查找表，且算法中只有加法和移位，消耗資源少并能減少系統(tǒng)延時(shí)。

圖4 以CORDIC算法為核心的相位跟蹤器Fig.4 Phase tracker based on CORDIC algorithm

3 用CORDIC邏輯模塊完成信號(hào)解調(diào)

傳統(tǒng)半球諧振陀螺信號(hào)解調(diào)方案是：相位跟蹤器生成的本地載波Vrc，Vrs與x，y相乘進(jìn)行解調(diào)，需要3個(gè)乘法器解調(diào)出3路控制信號(hào)，如圖5所示。

圖5 信號(hào)解調(diào)Fig.5 Signal demodulation

以CORDIC算法為核心的相位跟蹤器除能便利地得到本地載波外，還可利用其原理完成控制回路中的解調(diào)過(guò)程（如圖6所示），能節(jié)約3個(gè)乘法運(yùn)算。

以x線路為例，令式（5）的初始值：x0為輸入陀螺信號(hào)x，y0＝0，z0為相位累加值，則

由此可見(jiàn)，可通過(guò)CORDIC自身算法直接輸出x、y信號(hào)與本地載波的乘積，完成3路信號(hào)的解調(diào)，節(jié)省3個(gè)乘法器，且整個(gè)系統(tǒng)的輸出也無(wú)變化。用CORDIC解調(diào)后的數(shù)字控制回路如圖7所示。

圖6 用CORDIC內(nèi)部邏輯完成信號(hào)解調(diào)過(guò)程Fig.6 Signal demodulate process with CORDIC logic

4 方案仿真驗(yàn)證

分別對(duì)以查找表法為核心的相位跟蹤器及解調(diào)過(guò)程（A方案，如圖8所示）和以CORDIC算法為核心的相位跟蹤器及解調(diào)過(guò)程（B方案，如圖9所示）進(jìn)行建模（兩個(gè)方案的輸出均通過(guò)低通濾波器，否則信號(hào)會(huì)被高頻淹沒(méi)）。

圖7 CORDIC解調(diào)的數(shù)字控制回路Fig.7 Digital control loop with CORDIC demodulation

圖8 查找表法為核心的相位跟蹤器及解調(diào)過(guò)程（方案A）Fig.8 Phase tracker and demodulation based on lookup table（scheme A）

圖9 CORDIC邏輯為核心的相位跟蹤器及解調(diào)過(guò)程（方案B）Fig.9 Phase tracker and demodulation based on CORDIC algorithm （scheme B）

仿真條件如下：仿真輸入（模擬過(guò)零比較信號(hào)）4.5kHz方波信號(hào)，高電平＋1V，低電平0V，占空比50%；仿真輸出幅值控制解調(diào)信號(hào)xVrc，力反饋控制解調(diào)信號(hào)yVrc，正交控制解調(diào)信號(hào)yVrs。

4.1 仿真結(jié)果對(duì)比

方案A、B分別在Simulink中進(jìn)行仿真，結(jié)果如圖10～12所示。由圖可知：初始化期間（前0.4×10－3s內(nèi)）波形不同，0.4×10－3s后波形相同（嚴(yán)格說(shuō)兩波形是倍數(shù)關(guān)系，該倍數(shù)與上文推算的伸縮因子K≈0.607 3相同），而K可在之后的PID環(huán)節(jié)吸收，故方案B可從功能和性能上替代方案A。

圖10 兩種方案幅值解調(diào)信號(hào)（xVrc）輸出Fig.10 Amplitude demodulation signal output of two schemes

4.2 FPGA資源評(píng)估

宇航級(jí)的FPGA的邏輯單元僅為工業(yè)級(jí)的FPGA約1／10倍，節(jié)約FPGA資源對(duì)航天產(chǎn)品是必須考慮的。評(píng)估FPGA資源使用率時(shí)，選用的是ANTEL的型號(hào)為A3P250FPGA，該FPGA有邏輯單元25萬(wàn)門，用Modelsim對(duì)方案A、B對(duì)應(yīng)的Verilog程序進(jìn)行評(píng)估。方案A資源利用率可達(dá)128.91%，已超出硬件的極限，方案B資源利用率為80.47%，方案B較方案A少3個(gè)乘法器，節(jié)約FPGA資源近50%。

圖11 兩種方案力反饋解調(diào)信號(hào)（yVrc）輸出Fig.11 Force feedback demodulation signal output of two schemes

圖12 兩種方案正交解調(diào)信號(hào)（yVrs）輸出Fig.12 Quadrature demodulation signal output of two schemes

以上算法驗(yàn)證和仿真結(jié)果表明，方案A、B的輸出結(jié)果完全一致，但方案B的軟件減少了通信模塊，硬件減少了SRAM，F(xiàn)LASH，并可節(jié)約大量的FPGA資源。由此可認(rèn)為以CORDIC算法為核心的相位跟蹤器更優(yōu)。

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了半球諧振陀螺數(shù)字控制回路中兩種相位跟蹤器。與以查找表法為核心的相位跟蹤器相比，以CORDIC算法為核心的相位跟蹤器只用加法和移位實(shí)現(xiàn)了相位跟蹤和陀螺信號(hào)解調(diào)的功能，其軟硬件實(shí)現(xiàn)簡(jiǎn)單、計(jì)算快速、節(jié)約資源，算法推算和仿真試驗(yàn)結(jié)果表明該法的可靠性高，能保證整個(gè)回路的數(shù)據(jù)精度要求。本文研究為陀螺數(shù)字信號(hào)系統(tǒng)的設(shè)計(jì)提供了一定的參考依據(jù)。

［1］ ROZELLE D M.The hemispherical resonator gyro：from wineglass to the planets［R］.Northrop Grumman Corporation，2004.

［2］ 高勝利.半球諧振陀螺的分析與設(shè)計(jì)［D］.哈爾濱：哈爾濱工程大學(xué)，2008.

［3］ 中國(guó)電子科技集團(tuán)公司.中國(guó)電科研制的半球諧振陀螺完成衛(wèi)星閉環(huán)控制試驗(yàn)［EB／R］.［2012－12－21］.http：／／www.sasac.gov.cn／n1180／n1226／n2410／n314319／15024297.html.