摘要：為改善傳統(tǒng)閃電電場測量設(shè)備抗干擾性差、參考時間精度低的缺點，提出一種采用板卡式結(jié)構(gòu)的新型閃電電場測量系統(tǒng)。將板卡結(jié)構(gòu)置于天線內(nèi)部，實現(xiàn)電場的感知和采集的高度集成，使用數(shù)字量傳輸采集信號提高抗干擾性，利用GPS授時和FPGA計數(shù)記錄閃電的精確時間。實測結(jié)果表明：該系統(tǒng)可以有效測量頻率高達5MHz的大氣電場的快速變化過程，采集速度最大可達20MB/s，GPS時間精度為50ns。該系統(tǒng)能捕獲更加精細和準確的閃電電場數(shù)據(jù)，為閃電發(fā)生的過程和機制研究提供儀器基礎(chǔ)。

關(guān)鍵詞：閃電；電場變化測量儀；GPS授時；USB傳輸；FPGA計數(shù)

文獻標志碼：A

文章編號：1674-5124（2015）03-0078-04

0 引言

大氣電場測量是大氣探測的一個重要組成部分。閃電發(fā)生過程中，雷暴云與大地之間會產(chǎn)生強烈的瞬時放電現(xiàn)象，對地面垂直電場的瞬時測量，可得到閃電發(fā)生各個階段的電磁特征。對電場變化脈沖進行精確時間記錄，同時利用輻射源到達不同測站的時間差，使用多個基站對閃電通道進行三維定位分析，對研究閃電的物理機制和產(chǎn)生過程有重要意義。

閃電垂直電場的瞬態(tài)測量可追溯到1960年，Kitagaw和Brook提出使用“快”、“慢”天線進行電場測量。隨著高速采集設(shè)備的產(chǎn)生，人們開始放棄使用“慢”天線，周璧華等提出只采用一副天線進行測量，按照快電場測量天線設(shè)計，包括慢變化在內(nèi)的被測真實電場則使用系統(tǒng)函數(shù)進行反演，省去了一副測量天線，取得較好的效果。然而，現(xiàn)有的設(shè)備均是采用NI的高速采集卡進行數(shù)據(jù)采集，傳感器的模擬高速信號通過20m左右的同軸電纜傳輸?shù)竭h端采集卡，傳輸過程中易受外界干擾和電纜自身分布電容的影響。傳統(tǒng)的測量系統(tǒng)使用GPS精確授時，必須在采集設(shè)備之外設(shè)計一款同步系統(tǒng)，用來觸發(fā)采集卡進行數(shù)據(jù)采集，整個測量系統(tǒng)需要多個設(shè)備支持，增加了系統(tǒng)的復(fù)雜度。

本文提出將數(shù)據(jù)采集、傳輸與系統(tǒng)授時結(jié)合在一起，使用FPGA控制的方案，將信號調(diào)理與采集、數(shù)據(jù)傳輸、外部時間讀取設(shè)計在一塊電路板上；FPGA控制各部分協(xié)調(diào)工作，采集到的信號通過內(nèi)置放大器的USB電纜傳輸，系統(tǒng)簡化的同時提高了抗干擾能力。

1 系統(tǒng)結(jié)構(gòu)

新型閃電電場變化測量系統(tǒng)原理框圖如圖l所示，該系統(tǒng)主要由測量天線、信號調(diào)理電路、ADC采樣模塊和FPGA處理傳輸模塊構(gòu)成。前部處理的核心是FPGA模塊，包含GPS時鐘授時、USB數(shù)據(jù)傳輸芯片控制、內(nèi)部觸發(fā)機制的產(chǎn)生等。當大氣電場發(fā)生劇烈變化時，水平放置的平板天線上感應(yīng)電荷會發(fā)生變化，形成感應(yīng)電流，進入到信號調(diào)理電路；將感應(yīng)電流進行積分后變成電壓信號供AD9280采樣；FPGA通過內(nèi)部觸發(fā)機制讀取采樣數(shù)據(jù)，并在觸發(fā)時刻讀取GPS時間組成新的數(shù)據(jù)包，通過USB控制芯片傳輸?shù)诫娔X。

2 系統(tǒng)硬件設(shè)計

系統(tǒng)的硬件模塊主要包括前端信號調(diào)理電路、模擬信號采集、FPGA控制USB芯片數(shù)據(jù)傳輸和GPS同步授時部分；其中，在FPGA內(nèi)部構(gòu)建了NIOS II處理器作為系統(tǒng)的控制器。

2.1 信號調(diào)理與ADC采樣部分

信號調(diào)理電路主要由積分電路、減法電路、電平轉(zhuǎn)換電路組成。當面積為S的金屬平板作為測量天線，垂直于平板天線的閃電變化電場大小為E時，在平板測量天線上就會出現(xiàn)感應(yīng)電荷，感應(yīng)電荷的大小為

Q=E·S·ε

（1）

變化的電場會產(chǎn)生感應(yīng)電流，感應(yīng)電流為

為得到閃電產(chǎn)生的感應(yīng)電場的大小，通過積分電路對其進行積分，將電流信號轉(zhuǎn)換為供ADC采集的電壓信號。感應(yīng)電流最小為pA級別，且?guī)捯_到5MHz，故積分電路中的運放選擇輸入偏置電流為1pA，-3dB帶寬為145MHz的AD8065；AD轉(zhuǎn)換芯片選擇AD9280，具有8b分辨率，使用20M/s采樣率。AD9280的輸入電壓范圍為0-2V，而積分器輸出范圍為-5～5V，為使測量信號滿足ADC的輸入范圍并盡可能地提高分辨率，積分器的輸出電壓需要進行運算處理。將AD9280的內(nèi)部2V參考電壓VREF經(jīng)過跟隨器UIB、比例衰減電路UIA后變?yōu)?1V，同積分器U3的輸出進行減法運算，得到的電壓信號為

Uou，輸出直接接入AD9280，滿足ADC的輸入范圍0-2V的要求。

2.2 系統(tǒng)主控和授時方案設(shè)計

閃電電場變化測量板卡在FPGA系統(tǒng)的控制下實現(xiàn)電場數(shù)據(jù)的采集傳輸，根據(jù)電場信號觸發(fā)時刻的衛(wèi)星同步時間，記錄閃電發(fā)生時間。FPGA通過數(shù)據(jù)總線和時鐘控制AD9280進行采集，當采集到的電壓數(shù)據(jù)達到設(shè)定的閾值，F(xiàn)PGA內(nèi)部產(chǎn)生一個脈沖信號，作為內(nèi)部FIFO的寫使能信號，同時作為GPS秒脈沖計數(shù)器的停止信號；當FIFO寫到設(shè)定深度，通知NIOS II處理器讀走FIFO并提取秒脈沖計數(shù)值，與通過串口讀到的UTC時間組合成觸發(fā)時刻的絕對時間，達到精確授時目的。LEA-6H GPS模塊輸出的秒脈沖信號1pps授時精度可達50ns，F(xiàn)PGA使用高精度晶振，上電后通過串口對LEA-6H進行設(shè)置。FPGA外掛一個32MB的SDRAM作為片上存儲器。圖2是該系統(tǒng)的原理框圖。

2.3 USB控制傳輸

系統(tǒng)采用USB的數(shù)據(jù)傳輸方式，使用Cypress公司的USB2.0高速芯片CY7C68013A。FPGA與USB控制芯片硬件連接如圖3所示，IFCLK為FIFO時鐘信號，F(xiàn)LAGA、FLAGB、FLACJC、FLAGD可由固件程序配置為內(nèi)部4個FIFO的空或滿標忐位。通過SLOE、SLRD、SLWR和數(shù)據(jù)總線FD，地址總線FI-FOADR對內(nèi)部的4個FIFO進行讀寫，PKTEND為手動觸發(fā)引腳。

3 軟件部分設(shè)計

系統(tǒng)軟件設(shè)計包括3部分：FPGA內(nèi)部觸發(fā)與精確授時程序，控制CY7C68013A進行數(shù)據(jù)發(fā)送，上位機數(shù)據(jù)接收顯示。NIOS II處理器負責協(xié)調(diào)FPGA內(nèi)部各個部分工作。

3.1 FPGA內(nèi)部觸發(fā)與精確授時關(guān)鍵程序

當采集到的閃電電場超過設(shè)定閾值時，系統(tǒng)會產(chǎn)生觸發(fā)信號。觸發(fā)程序使用Quartus II內(nèi)部原理圖生成，包含一個比較器和一個選擇器；將用戶設(shè)置的閾值電壓碼值trg_data與ADC采樣的值adc_data進行比較，當采樣值大于閾值時ageb為高電平，否則為低電平，aleb的輸出與ageb反向。當trig_edge_sel選擇上升沿觸發(fā)時，一旦采樣值大于閾值，立刻輸H{ -個上升邊沿，后面模塊檢測到上升邊沿即可開始存儲。Comp_out的輸出連接存儲模塊，作為開始存儲的標志，同時經(jīng)過內(nèi)部整形為寬度恒定的脈沖信號送入到GPS精確授時模塊中，作為事件發(fā)生的標志。

GPS模塊輸出兩路信號，一路為包含UTC時間的串口輸出；一路為秒脈沖信號輸出，每秒發(fā)送一次，寬度為100ms，其上升沿是標準時間的整秒開始，誤差為50ns。用此基準信號作為時鐘計數(shù)的清零信號。由于GPS的精度為50ns，采用20MHz的計數(shù)頻率，秒脈沖每隔1s對計數(shù)器進行一次清零。在計數(shù)過程中，如果有達到閾值的事件發(fā)生，觸發(fā)模塊產(chǎn)生的脈沖信號作為計數(shù)器的鎖存信號，鎖存當前計數(shù)值，并輸出給NIOS II處理器，處理器通過串口與GPS模塊連接，獲取計數(shù)器的值后，經(jīng)過計算處理與GPS當前的UTC時間（年月日時分秒）信息合并成完整的更精確的閃電觸發(fā)時間。

3.2 數(shù)據(jù)傳輸控制

電場數(shù)據(jù)傳輸時，設(shè)計控制CY7C68013A操作的狀態(tài)機以實現(xiàn)同步Slave FIFO寫，包含以下4個狀態(tài)：

IDLE：空閑狀態(tài)，此時如果對FIFO進行寫操作，將自動轉(zhuǎn)向Statel處理。

Statel：指向IN FIFO，并置地址總線FIFOADR[1：0]=10，轉(zhuǎn)向State2。

State2：如果FIFO的滿標志FLAGB為假，則轉(zhuǎn)向State3，否則停留在此狀態(tài)。

State3：驅(qū)動數(shù)據(jù)到總線，然后轉(zhuǎn)向State4。

State4：需要繼續(xù)進行數(shù)據(jù)寫操作，則轉(zhuǎn)向State2，否則轉(zhuǎn)向IDLE。

同步控制FIFO寫，所以寫使能信號SLWR一直保持低電平，通過時鐘上升沿進行數(shù)據(jù)檢測。通過PLL將外部時鐘變?yōu)镃Y7C68013A需要的系統(tǒng)24 MHz時鐘和FIFO的48 MHz時鐘。

3.3 上位機接收顯示程序

本系統(tǒng)主要利用其提供的CyAPI控制類，在使用Cypress公司提供的驅(qū)動程序的基礎(chǔ)上，調(diào)用頭文件CyAPLh和庫文件CyAPLlib相應(yīng)的控制函數(shù)，結(jié)合MFC對話框程序框架完成。在對數(shù)據(jù)進行保存時，文件名為當前數(shù)據(jù)的觸發(fā)時刻，便于對數(shù)據(jù)的時間信息分析。

4 系統(tǒng)測試

實驗室測試將感應(yīng)平板置于兩塊平行板之間，當平行板足夠大時，其中心只有垂直方向的電場，平行板兩端接入信號源，信號源輸出穩(wěn)定正弦波信號。

信號源輸出：U=20sin（2πf·t）V，平板間距為0.2m，感應(yīng)圓板直徑為0.23m，介電常數(shù)取真空介電常數(shù)。本測量系統(tǒng)主要用于測量閃電電場快速變化過程，所以測試其1-5MHz的頻率響應(yīng)。經(jīng)理論計算可得，當廠分別為1，3，5MHz時，系統(tǒng)響應(yīng)如圖4（a）、4（h）、4（c）所示。在20M/s采樣率下，實際測量結(jié)果中取任意100個點繪圖如圖4（d）、4（e）、4（f）所示。

比較測量結(jié)果可以得出，系統(tǒng)能夠測量到1-5MHz高頻信號，波形干擾小，且無明顯失真。經(jīng)計算，實測值為理論計算值的2.4倍，主要是由內(nèi)部積分電容容值與理論計算所設(shè)容值誤差和電場測量天線的引入帶來部分電場畸變引起的，可以利用計算得到的比例系數(shù)對系統(tǒng)進行標定。

5 結(jié)束語

本文在傳統(tǒng)閃電電場變化測量系統(tǒng)的基礎(chǔ)上提出一種新的實現(xiàn)方法，實現(xiàn)方法簡單，只需要一塊板卡，集成了測量、授時、傳輸功能，不僅操作簡單，而且大大降低測量成本。傳統(tǒng)測量系統(tǒng)從天線端到計算機端的傳輸為模擬信號，而本系統(tǒng)改為USB數(shù)字信號，提高了抗干擾能力。傳統(tǒng)測量系統(tǒng)采樣率受限于板上內(nèi)存，采用5MB/s的采樣率，本系統(tǒng)USB采集傳輸速度可達到最大20MB/s。通過實測，本系統(tǒng)能夠滿足性能指標要求，為閃電電場測量儀器研發(fā)提供了新的思路。