李燕霞，龔 敏，高 博

（四川大學物理科學與技術學院，成都 610065）

1 引言

在集成電路設計中，基準源是模擬和數(shù)?；旌想娐分胁豢扇鄙俚闹匾M成部分，它對高新模擬電子技術的應用與發(fā)展具有重要的作用。在許多集成電路中，如數(shù)/模轉換線性穩(wěn)壓器和開關穩(wěn)壓器等，都需要穩(wěn)定的電壓基準；并且隨著SOC片上系統(tǒng)的發(fā)展，超大規(guī)模集成電路對于帶隙基準源的精度和功耗逐漸有著更高的要求，并且要求其能與CMOS工藝相兼容?；鶞孰妷涸从谢谡虻幕鶞孰妷?、基于齊納二極管反向擊穿特性的基準電壓以及帶隙基準電壓。其中帶隙基準電壓由于其低溫度系數(shù)和高的電源抑制比而得到廣泛應用[1]。

2 傳統(tǒng)帶隙基準源的基本原理[1]

傳統(tǒng)的帶隙基準源核心結構是由BJT和電阻構成，為了鉗制電壓加入了運算放大器；其工作原理是通過正負溫度系數(shù)的疊加來得到與溫度無關的基準電壓的輸出，如圖1所示。

圖1 傳統(tǒng)的帶隙基準源結構

對于一個工作在放大區(qū)的BJT來說，其基射極電壓具有負的溫度系數(shù)，當兩個BJT的電流密度相同時，其基極-發(fā)射極電壓的差值為：

因此R1上的電壓為VR1=VTlnn，其中VT=kT/q，n是晶體管Q1和Q2的面積之比，由此可見其基射極電壓差具有正的溫度系數(shù)，采用求和的方式將正負溫度系數(shù)電壓進行疊加就可以在某溫度上得到基準電壓：

精確調節(jié)電阻的阻值便可以得到與溫度無關的電壓，但是由于VBE具有高階的溫度系數(shù)，這樣的傳統(tǒng)結構由于只能實現(xiàn)一階溫度系數(shù)的補償，因此其溫漂系數(shù)比較高。此外為了鉗制電位，電路中需要設計高性能的運算放大器，這不僅增加了設計工作量，也大大提高了其復雜度。再加上在CMOS工藝中，要實現(xiàn)電阻的精確匹配具有很高的難度，綜合上面幾個因素，傳統(tǒng)的帶隙基準源電路所具備的實用性很低[2]。

3 無電阻無運放的帶隙基準源結構

如上所述，電路中運放的設計和電阻的精確匹配會給設計增加難度，因此本文采用如圖2所示的電路結構。在該電路結構中，Q1的結電壓由MN1和MN2的柵源電壓鉗制，流經(jīng)Q1的發(fā)射極電極電流也由MP1和MP2形成的電流鏡結構決定。因此，適當?shù)卦O置電流比例K和MN1管和MN2管的寬長比，就能夠得到一個非零的電壓偏置點來對BJT和MOSFET進行偏置。假設MN1和MN2具有相同的寬長比，那么VE就被平均分成VGS1和VGS2兩部分。由于BJT的VBE具有負的溫度系數(shù)，因此將此電壓和一個具有正溫度系數(shù)的電壓疊加即可得到與溫度無關的基準電壓。在該電路結構中，產生正溫度系數(shù)的電壓來自于由M2~M7構成的self-cascode結構[4]。

圖2 無電阻無運放的帶隙基準源

4 電路原理闡述

4.1 CTAT電壓的產生

對于一個雙極型器件，集電極電流由式（3）給出：

其中IS是pn結的飽和電流，VT=kT/q是BJT的熱電壓；當圖2中所有的MOSFET都工作在亞閾值區(qū)域時，根據(jù)ACM MOSFET模型，漏電流的表達式如式（4）。

其中，e為常數(shù)，ISQ為電流密度，VT0是忽略體效應時的閾值電壓，VG和VS是柵極和源極相對于襯底的電壓值。在MN1和MN2具有相同寬長比的前提下：

再根據(jù)MP1和MP2組成的電流鏡結構可得：

因此VE可以寫成式（8）：

4.2 PTAT電壓的產生

PTAT電壓的產生來自于傳統(tǒng)的self-cascode 結構[12]，由圖3可知，在self-cascode結構中：

由式（4）和式（9）可得：

由式（10）可知，在本文的電路結構中：

根據(jù)電流鏡結構：IDS（MN2）=5I，IDS（MN5）=4I，IDS（MN7）=3I，結合式（10）和式（11）可得式（12）：

圖3 self-cascode結構

4.3 基準電壓

根據(jù)式（5）和式（12）可知基準電壓的表達式為：

4.4 補償電路[8]

由于VE具有高階的溫度系數(shù)，因此采用圖2 Q2和Q3部分構造指數(shù)型補償電路。其中流經(jīng)Q3的集電極電流是一個與溫度成高階溫度關系的量，把這一電流引入帶隙基準源的輸出端可以對帶隙基準源進行高階的溫度補償。該補償電路的兩個三極管的集電極均接電源電壓，這樣與標準的CMOS工藝就可以完全兼容。

5 仿真與分析

采用SMIC 0.18 μm工藝庫，在1.2 V的電壓下利用Spectre工具對整體電路進行仿真，得到圖4和圖5的溫度曲線。

由圖4可知，初步仿真的溫度曲線為開口向下的拋物線，其溫漂系數(shù)為24.38×10-6℃-1。在高溫區(qū)電壓變化比較大，采用指數(shù)型曲率補償電路之后，仿真結果如圖（5）所示：在高溫區(qū)域輸出電壓的變化明顯變小，溫漂系數(shù)也由補償之前的24.38×10-6℃-1降低為8.4×10-6℃-1，輸出的基準電壓為569 mV，功耗僅為742 nW。與其他文獻相比，本文設計的與CMOS工藝兼容的帶隙基準源的溫漂系數(shù)，遠遠小于國際上已有的和CMOS兼容的電壓基準電路，如表1所示。圖6是該電路的版圖。

圖4 補償前溫度曲線

圖5 補償后溫度曲線

表1 溫度系數(shù)對比

圖6 電路版圖

6 總結

本文采用SMIC 0.18 μm工藝庫設計了一種帶有高階曲率補償?shù)膸痘鶞试措娐方Y構，該電路結構具有無電阻無運放的特點，相對于傳統(tǒng)的帶隙基準源電路來說本文設計電路結構簡單，在工藝上能夠很好地與CMOS工藝兼容，并且具有較低的溫漂系數(shù)和極低的功耗。

[1] 畢查德拉扎維. 模擬CMOS集成電路設計[M]. 2003.310-320.

[2] 陸云，李嚴，董子剛，張元亭. 基于MOS技術的基準源電路研究進展[J]. 2014, 04.

[3] Lee, E K F. Low voltage CMOS bandgap references with temperature compensated reference current output[J]. Circuits and Systems（ISCAS）, Proceedings of 2010 IEEE International Symposium on, 2010. 1643-1646.

[4] Adl, A-H El-Sankary, K El-Masry, E. Bandgap reference with curvature corrected compensation using subthreshold MOSFETs [J]. Circuits and Systems, ISCAS 2009, IEEE International Symposium on, 2009. 812-815.

[5] Dalton Colombo, Felipe Werle, Gilson Wirth, Sergio Bampi. A CMOS 25.3 ×10-6℃-1Bandgap Voltage Reference using Self-Cascode Composite Transistor [J]. IEEE . 2012.

[6] 唐寧，李佐，李琦. 一種改進的非線性匹配高階補償基準源的設計[J]. 2013.

[7] Oscar E Mattia, Hamilton Klimach. 0.9 V, 5 nW, 9×10-6℃-1Resistorless Sub-Bandgap Voltage Reference in 0.18 μm CMOS [J]. 2014.

[8] 張靜. CMOS帶隙基準源高階溫度補償?shù)脑O計與仿真[J]. 2013.

[9] 崔智軍，王慶春. 基于不同VTH值的新型CMOS電壓基準[J]. 2011.

[10] 劉鴻雁. 高精度CMOS帶隙基準電壓源電路設計[J].2014.

[11] 孫杰杰，張國俊. 利用MOS器件進行補償?shù)牡蜏仄禂?shù)電壓基準源[J]. 2013.

[12] 王永順，井冰潔. 帶有曲率補償?shù)母呔葞痘鶞孰妷涸丛O計[J]. 2014.