陳　悅　周曉寧　季秀霞（南京航空航天大學金城學院，江蘇　南京　211156）

SIP技術的發(fā)展與應用

陳悅周曉寧季秀霞
（南京航空航天大學金城學院，江蘇南京211156）

系統級芯片（SoC）發(fā)展到深次微米以下后遇到極大的技術發(fā)展瓶頸，隨后系統級封裝（SIP）的出現被學術界和工業(yè)界廣泛接受，它將封裝的內涵由簡單的器件保護盒功能擴展到實現系統或子系統功能，成為半導體技術發(fā)展的重要方向。文章詳細介紹了系統級封裝技術及Cadence SIP軟件，并通過嬰兒恒溫箱的設計實例說明系統級封裝相對于傳統設計的優(yōu)勢。

系統級封裝；Cadence SIP軟件；嬰兒恒溫箱；系統級芯片

現今，電子設備對體積、功耗、性能、可靠性、成本等要求越來越高，在這些要求的大力驅動下，電子產品正以前所未有的速度在更新換代。這些新型電子產品具有多功能集成、精悍的外型、性能高、開發(fā)周期短、成本低等共同特點。為了實現這一目標，各設計和生產廠家對半導體封裝提出了前所未有的集成整合要求，將多種功能芯片和各類電子元件的進行高度集成，從而極大推動了封裝技術的發(fā)展。

系統級封裝（SIP）將封裝的內涵由簡單的器件保護盒功能擴展到實現系統或子系統功能。SIP產品的開發(fā)時間大幅度縮短，并且通過高度整合可減少印刷電路板的尺寸及層數，降低整體材料成本，更可加快工程進度，特別是SIP設計具有良好的抑制電磁干擾（EMI）的效果，從而有效的解決了技術上的難題。

1　SIP技術介紹

SIP封裝技術采取多種裸芯片（晶圓）或模塊進行排列組裝，若就排列方式進行區(qū)分可大體分為平面式2D封裝和3D封裝的結構。由于晶圓不含有器件的封裝因而可以有效減小水平方向的面積，采用堆疊的3D技術又可以增加使用晶圓或模塊的數量，從而在垂直方向上增加了可放置晶圓的層數，進一步增強SIP技術的功能整合能力；而其內部接合技術可以是單純的線鍵合（Wire Bonding），也可使用覆晶接合（Flip Chip），也可二者混用。除了2D與3D的封裝結構外，另一種以多功能性基板整合組件的方式，也可納入SIP的范圍。此技術主要是將不同組件內藏于多功能基板中，亦可視為是SIP的概念，達到功能整合的目的。不同的芯片排列方式，與不同的內部接合技術搭配，使SIP的封裝形態(tài)產生多樣化的組合，并可依照客戶或產品的需求加以客制化或彈性生產。

圖1　SIP封裝示意圖

構成SIP技術的要素是封裝載體與組裝工藝，前者包括PCB、LTCC、Silicon Submount（其本身也可以是一塊IC），后者包括傳統封裝工藝（Wire bond 和Flip Chip）和SMT設備。無源器件是SIP的一個重要組成部分，如傳統的電容、電阻、電感等，其中一些可以與載體集成為一體，另一些（如精度高、Q值高、數值高的電感、電容等）通過SMT組裝在載體上。SIP的主流封裝形式是BGA，就目前的技術狀況看，SIP本身沒有特殊的工藝或材料，但這并不是說具備傳統先進封裝技術就掌握了SIP技術。由于SIP的產業(yè)模式不再是單一的代工，因此模塊劃分和電路設計是影響其性能的重要因素。所謂模塊劃分是指從電子設備中分離出一部分功能，既便于后續(xù)的整機集成又便于SIP封裝；對于電路設計而言，三維芯片封裝將有多個裸片堆疊，如此復雜的封裝設計將帶來很多問題，比如多芯片集成在一個封裝內；芯片堆疊起來；復雜的走線需要多層基板，用傳統的工具很難布通走線；走線之間的間距，等長設計，差分對設計等等問題。隨著模塊復雜度的增加和工作頻率（時鐘頻率或載波頻率）的提高，系統設計的難度會不斷增加，設計者除具備必要的設計經驗外，系統性能的數值仿真也是必不可少的設計環(huán)節(jié)。

從制造的角度看，SIP產品生產摒棄了IC中光刻、掩模等代價昂貴的工藝和設備，而代之以傳統的基板生產以及封裝工藝，從而大大降低了系統設計物理實現的成本，并減少了由于工藝變異所導致的器件性能變化的問題，有效提高了產品的可靠性。

與在印刷電路板上進行系統集成相比，SIP能最大限度地優(yōu)化系統性能、避免重復封裝、縮短開發(fā)周期、降低成本、提高集成度。對比SoC，SIP具有靈活度高、集成度高、設計周期短、開發(fā)成本低、容易進入等特點。因此，SIP的出現將打破目前集成電路的產業(yè)格局，改變封裝僅僅是一個后續(xù)加工廠的狀況。未來集成電路產業(yè)中會出現一批結合設計能力與封裝工藝的實體，掌握有自己品牌的產品和利潤。目前全世界封裝的產值只占集成電路總值的10%，當SIP技術被封裝企業(yè)掌握后，產業(yè)格局就要開始調整，封裝業(yè)的產值將會出現一個跳躍式的提高。

2　Cadence SIP軟件

Cadence SIP軟件是一款在業(yè)界普遍使用，知名度最高的高端設計軟件，Cadence軟件技術比較先進，是目前主要SIP設計技術提供商，占據先進封裝制造的主流位置，市場占有率在95%左右，所有模塊之間形成統一約束驅動下的完整流程。

Cadence SIP軟件可支持將多個裸片三維堆疊在一起的設計，復雜走線的多層基板的布線，走線之間的間距、等長設計、差分對設計等這些問題在這款設計軟件中都得到了很好的支持。

原有的集成電路與封裝設計之間的串行設計方法已經不能滿足今天的復雜、頂尖的器件設計的成本高、性能優(yōu)以及上市時間緊等需求。電氣和物理可行性研究，芯片封裝設計折衷考慮等必須在設計階段的早期進行。在這一個階段，考慮物理設計選擇對集成電路的電氣性能的影響是至關重要的，反過來也一樣。因此，一旦芯片設計已經成型，那么滿足設計要求的負擔就會落在封裝設計人員肩上，而此時若發(fā)現封裝難以進行設計，這時候再要求設計公司更改版圖則為時已晚。而Cadence SIP軟件允許設計者進行同步物理和電氣設計折衷，能夠確保在盡可能短的時間內，使集成電路滿足它的性能和成本目標。

為體現Cadence SIP軟件的優(yōu)越性，針對原有項目進行了的設計改進。項目設計要求為嬰兒恒溫箱的自動溫度監(jiān)控，若使用傳統設計方式，該項目設計的PCB尺寸為150 mm×170 mm。后使用Cadence SIP軟件中的各種強大布線功能，來完成三維設計，如圖2所示，同時進行實時布線規(guī)則的監(jiān)控，如圖3所示。將AD芯片、FPGA芯片、接口芯片采用堆疊方式進行設計和布線，初步的設計如圖4所示，管腳的引腳封裝定義如圖5所示。采用Cadence SIP軟件設計后，原項目的尺寸縮減為35 mm×35 mm，大大減少了體積，相比以前的傳統設計，SIP設計能夠較好的提升產品的小型化、輕型化。

圖2　SIP軟件的各種布線功能

圖3　軟件的實時布線監(jiān)控功能

圖4　設計過程中的布線圖

3　總結

圖5　封裝后管腳分配圖

SIP技術作為一種新型半導體技術，可以花費較小的代價完成多種功能芯片的定制開發(fā)，并以較小的體積和更低的功耗，促進芯片國產化的快速發(fā)展，目前國內也有很多廠家進行SIP技術的開發(fā)應用，該技術應用前景廣闊。

［1］耶菲，張軍，蘆彩香. 系統級封裝技術研究及實現［J］. 電腦知識與技術.2015（11）.

［2］彭為，王查散，鄔天愷. 系統級封裝（SIP）技術在波控系統中的應用［J］. 電子機械工程.2013（06）.

［3］陳一杲，張江華，李宗懌 等. 系統級封裝技術及其應用［J］. 中國集成電路.2009（12）.

［4］胡楊，蔡堅，曹立強 等. 系統級封裝（SIP）技術研究現狀與發(fā)展趨勢［J］. 電子工業(yè)專用設備.2012（11）.

［5］李悅. 數字處理器SIP封裝工藝設計［J］. 電子工藝技術.2015（2）.

［6］周建民. 小型化低功耗SIP封裝技術及其應用［J］. 2014（7）.

［7］代明清，韓強，鄧豹 等. 基于ARM和FPGA的SIP系統級封裝設計［J］. 2014（1）.作者簡介

陳悅，講師，現任教于南京航空航天大學金城學院信息工程系，主要研究方向為數字系統設計、數字信號處理。

周曉寧，講師，現任教于南京航空航天大學金城學院信息工程系，主要研究方向為數字信號處理、圖像處理。

季秀霞，副教授，現任教于南京航空航天大學金城學院信息工程系，主要研究方向為雷達信號處理、模式識別。

The development and application of SIP technology

CHEN YueZHOU Xiao-yuJI Xiu-xia

System on chip（SoC） encounters great technology development bottleneck when it develops to deep sub micron. After that System-in-Package（SIP） is widely accepted in the academic and industrial circles. It will package the connotation by the simple device protection box function with extension to realize the function of system or subsystem. It becomes an important direction of the development of semiconductor technology. In this paper， System-in-Packaging technology and SIP Cadence software are illustrated in more details， and the advantages of System-in-Package relative to the traditional design are illustrated by the example of baby incubator.

System in Package（SIP）； Cadence SIP Software； Baby Incubator； System on Chip（Soc）

TP311

A

1009-0096（2015）09-0051-03