周洪敏，張 瑛，丁可柯，于 映

(南京郵電大學(xué) 電子科學(xué)與工程學(xué)院，江蘇 南京 210023)

0.6 V CMOS低噪聲放大器的設(shè)計與優(yōu)化

周洪敏，張 瑛，丁可柯，于 映

(南京郵電大學(xué) 電子科學(xué)與工程學(xué)院，江蘇 南京 210023)

采用SMIC 0.18 μm CMOS工藝設(shè)計了一個低電壓低功耗的低噪聲放大器(Locked Nucleic Acid，LNA)。分析了在低電壓條件下LNA的線性度提高及噪聲優(yōu)化技術(shù)。使用Cadence SpectreRF仿真表明，在2.4 GHz的工作頻率下，功率增益為19.65 dB，輸入回波損耗S11為-12.18 dB，噪聲系數(shù)NF為1.2 dB，1 dB壓縮點為-17.99 dBm，在0.6 V的供電電壓下，電路的靜態(tài)功耗為2.7 mW，表明所設(shè)計的LNA在低電壓低功耗的條件下具有良好的綜合性能。

低噪聲放大器；噪聲系數(shù)；輸入匹配；低功耗

近年來，蓬勃發(fā)展的無線通信對無線射頻通信系統(tǒng)提出了諸如高集成度、低電壓、低功耗等更高的要求。低噪聲放大器(Locked Nucleic Acid，LNA)被廣泛應(yīng)用于無線通信系統(tǒng)中，是無線通信系統(tǒng)中一個非常重要的部分，位于接收系統(tǒng)的前端，在放大微弱信號的同時抑制噪聲干擾，提高系統(tǒng)的靈敏度。噪聲、增益、功耗以及線性度是衡量LNA性能優(yōu)劣的重要指標(biāo)。LNA作為射頻前端的關(guān)鍵模塊，國內(nèi)外學(xué)者對它作了深入的研究。針對深亞微米下的LNA的噪聲性能，Derek K.Shaeffer和Thomas H.Lee做了詳細(xì)研究，他們提出的功耗約束下的噪聲優(yōu)化方法被廣泛采用；P.Aadreani等人提出的功耗約束下噪聲和功率同時匹配方法，對LNA的噪聲優(yōu)化技術(shù)進行了完善；為了提高LNA的增益，H.Hsieh等人采用電流復(fù)用技術(shù)。

雖然隨著CMOS工藝的迅速發(fā)展，使得高增益、低噪聲和低功耗成為可能，但是線性度并沒有隨著工藝的提高而提高。在接收機中LNA的功耗占有相當(dāng)大比例，降低其功耗對降低整個系統(tǒng)功耗有著重要意義。對于MOS管，其功耗和供電電壓成平方關(guān)系，所以通常通過降低MOS管的工作電壓降低功耗。同時，在電路設(shè)計過程中，為了克服高電場帶來的高噪聲要盡量避免使用太高的偏置電壓。但是在通常情況下，低噪聲放大器的噪聲系數(shù)和MOS管的特征頻率成正比[1-2]，而特征頻率和MOS管的偏置電壓成正比關(guān)系，對于MOS器件來說，其線性度和增益也近似與其偏置電壓成正比[3]，所以當(dāng)偏置電壓降低時會造成LNA噪聲系數(shù)增大、增益減小以及線性度變差。LNA位于無線射頻接收機的前端，其性能好壞對整個接收機起著決定性作用。LNA必須具有低的噪聲系數(shù)、足夠的增益、低的功耗以及良好的線性度。但是實際上，噪聲系數(shù)、增益、功耗和線性度是相互制約的。因此如何在低電壓下設(shè)計高性能的LNA是當(dāng)前研究的熱點。

1 低噪聲放大器的設(shè)計

共源共柵(cascode)結(jié)構(gòu)被廣泛應(yīng)用于窄帶LNA的設(shè)計中，電路如圖1所示。由于cascode結(jié)構(gòu)的共柵級可以有效地阻止共源級米勒效應(yīng)的影響，故cascode結(jié)構(gòu)有非常好的隔離度，這樣在進行輸入和輸出端的匹配設(shè)計中，二者不會相互影響，可以進行單獨的匹配設(shè)計，這樣就大大提高了電路的設(shè)計效率。但是，對于此結(jié)構(gòu)的LNA，從圖1可以看出，MOS管M1和M2是堆積結(jié)構(gòu)，該結(jié)構(gòu)限制了電路工作在低電壓下。

圖1 cascode電路結(jié)構(gòu)

對于傳統(tǒng)的共源共柵結(jié)構(gòu)，為了保證電路正常工作，需要將MOS管M1和M2偏置在飽和區(qū)，即應(yīng)該滿足

Vdsi≥Vodi=Vgsi-Vthi

(1)

式中：Vdsi，Vgsi，Vodi，Vthi分別為第i個NMOS管的漏源電壓、柵源電壓、過驅(qū)動電壓以及閾值電壓，i為1或2。

要保證電路正常工作，所需電源電壓的最小值為

VCC_min≥(Vgs1-Vth)+(Vgs2-Vth)+Vth

(2)

在SMIC RFCMOS 0.18 μm工藝中，NMOS管的閾值電壓為0.48 V，假設(shè)其過驅(qū)動電壓為0.12 V，根據(jù)上式可以得到所需要的最小電源電壓為0.72 V。本文采用折疊cascode結(jié)構(gòu)，既可以工作在低電壓下，又具備cascode結(jié)構(gòu)的一些優(yōu)點，電路如圖2所示。NMOS管M1組成折疊cascode結(jié)構(gòu)的共源級，共柵級由PMOS管M2構(gòu)成，該結(jié)構(gòu)既保持了cascode結(jié)構(gòu)原有的許多特性，又能大大地降低對工作電壓的要求。

1.1 線性度分析

當(dāng)輸入為小信號時，放大器的傳輸特性可以用泰勒級數(shù)[4]展開為

y(t)=a1x(t)+a2x2(t)+a3x3(t)

(3)

三階交調(diào)點處的輸入信號幅度為

(4)

對于共源放大器其漏極電流可以用泰勒級數(shù)展開為

圖2 本文提出的折疊cascode電路結(jié)構(gòu)

(5)

(6)

從式(6)可以看出，AIP3的值不僅與gm1，gm3有關(guān)還和gd3以及gd1有關(guān)系。為了獲得高的線性度在設(shè)計LNA的過程中，首先希望gm1越大越好，在設(shè)計過程中可以通過增大MOS管的柵寬或者電流增大gm1的值。但是，對于一個cascode結(jié)構(gòu)，其線性度[5]可以表示為

(7)

1.2 輸入匹配及噪聲分析

由圖2可知，該電路的輸入阻抗[6]為

(8)

式中：Ct=Cgs1+Cex。

對于任何一個多級級聯(lián)系統(tǒng)其噪聲系數(shù)[7]可以表示為

(9)

式中：NFk為第k級的噪聲系數(shù)；GA(k-1)為第(k-1)級的增益。由式(9)可知，第1級放大器的噪聲和增益是關(guān)鍵，如果第1級的增益足夠大，第2級及后面的各級放大器的噪聲對系統(tǒng)的噪聲影響可以忽略，因此電路噪聲性能主要決定于第1級放大器[8]。所以主要分析第1級放大器即共源級的噪聲。

由經(jīng)典的二端口噪聲理論[9]可以推導(dǎo)在考慮功耗的限制下，噪聲系數(shù)最小時的最優(yōu)的MOS管寬度為

(10)

對于器件寬度為Wopt的器件，在功耗約束范圍內(nèi)得到的噪聲系數(shù)為

(11)

2 電路仿真結(jié)果及分析

采用SMIC0.18μmCMOS射頻工藝，在Cadence軟件環(huán)境下完成電路各項性能指標(biāo)的仿真。在0.6V工作電壓下，電路的靜態(tài)功耗為2.7mW，中心工作頻率為2.4GHz。

S參數(shù)隨頻率的變化過程如圖3所示。在2.4GHz工作頻率處，正向功率增益S21=19.25dB，輸入反射系數(shù)S11=-12.46dB，說明此電路具有足夠的增益并實現(xiàn)了比較好的輸入阻抗匹配。噪聲系數(shù)隨頻率的變化過程如圖4所示，在工作頻率2.4GHz處，噪聲系數(shù)NF=1.923dB，具有較小的噪聲系數(shù)。1dB壓縮點如圖5所示，說明此電路具有較好的線性度。

表1為本文設(shè)計的低噪聲放大器與參考文獻(xiàn)給出的低噪聲放大器的性能比較結(jié)果，可以看出，采用折疊cascode結(jié)構(gòu)，低噪聲放大器不僅滿足低電壓、低功耗的要求，而且在相同的工藝條件，相同的工作頻率下，本文設(shè)計的低噪聲放大器在阻抗匹配、噪聲和增益等方面都獲得了較好的性能指標(biāo)。

圖3 LNA的S參數(shù)特性

圖4 LNA的噪聲系數(shù)特性

圖5 LNA的1 dB壓縮點線性結(jié)構(gòu)

表1 LNA性能比較

3 小結(jié)

本文采用SMIC0.18μmCMOS工藝設(shè)計實現(xiàn)了一個折疊cascode低噪聲放大器。主要研究了在低電壓低功耗條件下的線性度提高和噪聲優(yōu)化技術(shù)。仿真結(jié)果表明，本文所設(shè)計的低噪聲放大器在0.6 V的電壓條件下取得了較高的增益、較好的輸入匹配、較低的噪聲系數(shù)以及較好的線性度，具有較好的綜合性能指標(biāo)。

[1]KUNHIN T, YOUNGBOG P, RAINER T, et al. High frequencynoise characteristics of RF MOSFETs in subthreshold region[C]//Proc. Radio Frequency Integrated Circuits (RFIC) Symposium. [S.l.]: IEEE,2003:163-166.

[2]NGUYEN T, KIM C, IHM G, et al. CMOS low-noise amplifier design optimization techniques[J]. IEEE Trans. Microwave Theory and Techniques, 2004, 52(5):1433-1442.

[3]LIU B, ZHOU J, MAO J. Design of0.5 V CMOS cascode low noise amplifier for multi-gigahertz applications[J]. Journal of Semiconductors,2012,33(1):1506.

[4]李志群,王志功. 射頻集成電路與系統(tǒng)[M]. 北京：科學(xué)出版社，2008.

[5]RAZAVI B. RF Microelectronics[M]. NJ, USA: Prentice Hall PTR, 1998.

[6]FAN X H, ZHANG H, EDGAR S. A noise reduction and linearity improvement technique for a differential cascode LNA [J]. IEEE Journal of Solid-state Circuits ,2008, 43(3):588-599.

[7]GRAY P R，MEYER R G．Analysis and design of analog integrated circuit[M]．4th ed．New York:John Wiley & Sons，2001．

[8]王振朝,種少飛,韋子輝,等. 射頻低噪聲放大器設(shè)計與仿真[J].電視技術(shù),2014,38(5)：81-84.

[9]THOMAS H L. CMOS射頻集成電路設(shè)計[M]. 余志平，譯. 北京：電子工業(yè)出版社，2006.[10]景一歐，李勇，賴宗聲，等. 基于0.18 μm CMOS工藝的2.4 GHz/5.2 GHz雙頻段LNA的設(shè)計[J]. 電子器件，2007,30(4)：144-147.

[11]丁沖，戴宗杰，張小興，等. 基于ZigBee接收機的2.4 GHz CMOS LNA的設(shè)計[J].南開大學(xué)學(xué)報：自然科學(xué)版，2008，41(3)：105-110.

[12]王寧章，周長川. 2.4 GHz射頻低噪聲放大器分析與設(shè)計[J].微計算機信息,2007,23(10)：242-243.

Design and Optimization of 0.6 V CMOS LNA

ZHOU Hongmin, ZHANG Ying, DING Keke, YU Ying

(CollegeofElectronicsScienceandEngineering,NanjingUniversityofPostsandTelecommunications,Nanjing210023,China)

A low-voltage low-power low-noise amplifier(LNA) using SMIC 0.18 μm CMOS technology is presented in this paper. The linearity improvement and noise figure optimization techniques of a low-noise amplifier under low-voltage condition are discussed. Cadence SpectreRF simulation results show the LNA achieves a forward gain of 19.65 dB, input reflection(S11) of -12.18 dB, noise figure of 1.2 dB and 1 dB compression point of -17.99 dBm at 2.4 GHz while consuming 2.7 mW from 0.6 V power supply. The results indicate that this LNA has perfect performance under low-voltage low-power condition.

low noise amplifier; noise figure; input matching; low power

國家自然科學(xué)基金青年科學(xué)基金項目(61106021)；江蘇省高校研究生科研創(chuàng)新計劃項目(KYLX_0802)；南京郵電大學(xué)青藍(lán)工程基金項目(NY210037)

TN722.3

A

10.16280/j.videoe.2015.01.013

2014-07-07

【本文獻(xiàn)信息】周洪敏，張瑛，丁可柯，等.0.6 V CMOS低噪聲放大器的設(shè)計與優(yōu)化[J].電視技術(shù),2015，39(1).

周洪敏(1978— )，女，講師，主要研究方向為射頻集成電路設(shè)計。

責(zé)任編輯：李 薇