范瑞林

(中國(guó)人民解放軍駐十一所軍事代表室，北京100012)

1 引言

隨著科技日新月異的發(fā)展，人們對(duì)時(shí)間的要求也逐漸提高，特別是軍事應(yīng)用、外空探索工作的開(kāi)展，需要高精度、高穩(wěn)定度的頻率源，而且需求從單一的時(shí)間頻率源發(fā)展到多個(gè)標(biāo)準(zhǔn)源的同時(shí)使用。

在實(shí)際的生產(chǎn)和研發(fā)工作中，已經(jīng)具有同時(shí)產(chǎn)生多種標(biāo)準(zhǔn)頻率源的應(yīng)用設(shè)計(jì)，但大多采用直接的模擬分路或簡(jiǎn)單計(jì)數(shù)器進(jìn)行數(shù)字分頻，如遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，通過(guò)計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)構(gòu)成各種形式的偶數(shù)分頻和奇數(shù)分頻［1］。本文重點(diǎn)闡述基于全數(shù)字DDS合成技術(shù)的任意分頻器，實(shí)現(xiàn)頻率準(zhǔn)確率高，占寬比準(zhǔn)確的多個(gè)標(biāo)準(zhǔn)頻率源同時(shí)產(chǎn)生的新技術(shù)。

2 傳統(tǒng)分頻器原理

2.1 傳統(tǒng)分頻基本原理

所謂分頻，就是把一個(gè)晶振或參考源信號(hào)的頻率變成成倍數(shù)地低于輸入頻率的輸出信號(hào)，如圖1所示。

圖1 傳統(tǒng)分頻器原理

傳統(tǒng)分頻器的基本原理:首先對(duì)計(jì)數(shù)器進(jìn)行復(fù)位和置位操作，對(duì)于不同的輸出頻率其置位的值不同。公式如下:

式(1)中:fIN為參考頻率源，fOUT為分頻輸出，N為計(jì)數(shù)器權(quán)值。fIN為參考頻率源為晶振或外部時(shí)鐘設(shè)備;為計(jì)數(shù)器權(quán)值是通過(guò)外部控制器對(duì)分頻器的計(jì)數(shù)器進(jìn)行置位得到。計(jì)數(shù)器的權(quán)值不同得到的fOUT為分頻輸出不同，在實(shí)際應(yīng)用中，同時(shí)需要多個(gè)頻率源輸出時(shí)，就需要進(jìn)行多個(gè)計(jì)數(shù)器的置位，進(jìn)而得到不同的頻率輸出。

把輸入的參考頻率源作為計(jì)數(shù)器的驅(qū)動(dòng)輸入端，在參考源脈沖的驅(qū)動(dòng)下，計(jì)數(shù)器按照一定規(guī)律進(jìn)行脈沖計(jì)數(shù)，對(duì)不同端口輸出的信號(hào)脈沖，就可以看作是對(duì)輸入信號(hào)的分頻。

至于分頻頻率是多少，由選用的計(jì)數(shù)器的權(quán)值所決定。如果是十進(jìn)制的計(jì)數(shù)器那頻率輸出結(jié)果就是十分頻，如果是二進(jìn)制的計(jì)數(shù)器那頻率輸出結(jié)果就是二分頻，還有四進(jìn)制、八進(jìn)制、十六進(jìn)制等等。以此類(lèi)類(lèi)推，在資源和條件許可的情況，可以實(shí)現(xiàn)任意整數(shù)倍的分頻。

2.2 傳統(tǒng)分頻占寬比

由于傳統(tǒng)分頻器是采用計(jì)數(shù)器實(shí)現(xiàn)頻率分頻。其脈沖的占寬比主要靠傳統(tǒng)的D觸發(fā)器進(jìn)行控制，D觸發(fā)器隨著計(jì)數(shù)器的狀態(tài)變化而進(jìn)行翻轉(zhuǎn)。當(dāng)計(jì)數(shù)器權(quán)值是2的倍數(shù)或2的n次方冪時(shí)，其占寬比為1∶1，但對(duì)于任意整數(shù)的分頻器，其但占空比大多不是1∶1，對(duì)于占寬比不是1∶1的情況時(shí)，其計(jì)數(shù)器權(quán)值 越大，占寬比越接近理想的1∶1。

3 基于DDS的任意分頻

現(xiàn)代技術(shù)的發(fā)展，大規(guī)模超大規(guī)?？删幊踢壿嬈骷S著深入應(yīng)用，以其低廉的價(jià)格及靈活的應(yīng)用、全新的設(shè)計(jì)方式、豐富的功能等特點(diǎn)全面應(yīng)用于電子設(shè)計(jì)中?；贒DS(直接數(shù)字頻率合成技術(shù))的任意分頻實(shí)現(xiàn)方法是采用大規(guī)?？删幊唐骷?shí)現(xiàn)。

3.1 可編程器件

在當(dāng)今數(shù)字發(fā)展爆炸的時(shí)代，現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件在電子行業(yè)中是一顆閃亮的明星，這是一種正在不斷采用新的半導(dǎo)體制造工藝，邏輯容量不斷增加，應(yīng)用領(lǐng)域不斷拓展，器件成本不斷下降的器件，隨著相應(yīng)開(kāi)發(fā)軟件和方法不斷的進(jìn)步，呈現(xiàn)出一個(gè)盤(pán)古開(kāi)天時(shí)期的景象。

FPGA它是作為專(zhuān)用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。它的出現(xiàn)，可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實(shí)現(xiàn)方案容易改動(dòng)等特點(diǎn)。

由于FPGA芯片自身的特點(diǎn)，因而在可編程門(mén)陣列芯片及外圍電路保持不動(dòng)的情況下，換一塊EPROM芯片，就能實(shí)現(xiàn)一種新的功能。它具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及實(shí)時(shí)在檢驗(yàn)等優(yōu)點(diǎn)。

3.2 基于DDS的任意分頻原理

DDS(直接數(shù)字頻率合成技術(shù))技術(shù)基本原理是利用全新的FPGA現(xiàn)場(chǎng)可編程門(mén)陣列數(shù)字器件，通過(guò)循環(huán)查表法產(chǎn)生所需要的任意頻率的脈沖波形。DDS的基本結(jié)構(gòu)電路原理可用圖2表示。

圖2 DDS原理

DDS方程如下:

其中:fOUT為DDS輸出頻率;fc為系統(tǒng)參考時(shí)鐘;M為頻率控制字;N為相位累加器位寬;

直接數(shù)字頻率合成(DDS)是采用全數(shù)字化技術(shù)，通過(guò)改變不同的頻率控制字M，產(chǎn)生各種不同頻率、不同波形信號(hào)的一種頻率合成方法，它主要由相位累加器、ROM表、數(shù)模轉(zhuǎn)換器和低通濾波器構(gòu)成。

3.3 基于DDS的任意分頻實(shí)現(xiàn)

3.3.1 硬件實(shí)現(xiàn)

FPGA的應(yīng)用不僅使得數(shù)字電路系統(tǒng)的設(shè)計(jì)非常方便，并且還大大縮減了系統(tǒng)的研制周期，縮小了數(shù)字電路系統(tǒng)的整體體積和所使用芯片的品種，而且，目前一些主流FPGA的時(shí)鐘頻率已可達(dá)數(shù)百M(fèi)Hz，加上它的靈活性、可編程以及強(qiáng)大的EDA軟件的支持，非常適合用于多種頻率同時(shí)產(chǎn)生的數(shù)字電路部分。系統(tǒng)設(shè)計(jì)框圖如下。

圖3 任意分頻器原理

圖3為任意分頻器原理框圖，系統(tǒng)工作時(shí)，在外部時(shí)鐘的驅(qū)動(dòng)下，對(duì)頻率控制字進(jìn)行相位累加，進(jìn)行處理以得到相應(yīng)的相位碼，然后由相位碼尋址波形存儲(chǔ)器進(jìn)行相位碼―幅度編碼變換，再經(jīng)過(guò)D/A數(shù)模變換器得到相應(yīng)的階梯波，最后經(jīng)過(guò)低通濾波器對(duì)階梯波進(jìn)行平滑處理即可得到由頻率控制字決定的頻率可調(diào)的輸出波形。通過(guò)數(shù)據(jù)接口調(diào)整不同的頻率控制字，即可得到不同頻率的參考波形，實(shí)現(xiàn)任意分頻。

本系統(tǒng)采用的 FPGA是 Altera公司的EP2C70F672C8芯片，具有豐富的存儲(chǔ)器和嵌入式乘法器，這些內(nèi)嵌的存儲(chǔ)器使我們?cè)谠O(shè)計(jì)硬件電路時(shí)省去了外部存儲(chǔ)器。

3.3.2 DDS 核心代碼

3.3.3 試驗(yàn)分析

輸入?yún)⒖碱l率源采用200MHz參考時(shí)鐘的DDS分頻器，任意分頻器輸出的頻率為10MHz。以下實(shí)驗(yàn)結(jié)果取自泰克數(shù)字存儲(chǔ)示波器TDS2022B的顯示界面照片(圖4)。

3.4 基于DDS的任意分頻器性能分析

3.4.1 頻率分辨率極高

在本設(shè)計(jì)中，輸入?yún)⒖碱l率源采用200MHz，計(jì)數(shù)器為32位計(jì)數(shù)器，則輸出頻率為:

公式3中FCW為頻率控制字，當(dāng)FCW=1時(shí)，即可得到頻率分辨率，由公式(3)得:

故其頻率分辨率為0.046Hz。從上面可以看出，只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。

圖4 實(shí)際調(diào)試波形

3.4.2 頻率轉(zhuǎn)換時(shí)間短

由DDS工作原理可知，在啟動(dòng)DDS任意分頻器工作后，整個(gè)DDS系統(tǒng)在系統(tǒng)時(shí)鐘的驅(qū)動(dòng)下進(jìn)行工作，只需經(jīng)過(guò)一個(gè)系統(tǒng)時(shí)鐘周期之后即可按照新的頻率控制字進(jìn)行相位累加。當(dāng)fc=200MHz時(shí)鐘，其轉(zhuǎn)換時(shí)間越為5納秒。如果提高系統(tǒng)時(shí)鐘，其轉(zhuǎn)換時(shí)間還可縮小，能夠滿(mǎn)足實(shí)際工作中的任何需要。

4 結(jié)語(yǔ)

任意分頻器的DDS實(shí)現(xiàn)新方法采用全數(shù)字實(shí)現(xiàn)方式，產(chǎn)生的波形可以隨意選擇，只需更新FPGA中的ROM表即可;易于實(shí)現(xiàn)、功耗低、可靠性高，極其方便使用者的需要，易于程控、使用相當(dāng)靈活，因此性?xún)r(jià)比極高。

［1］許文建，陳洪波，李 曉.利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法［EB/OL］.［2007－11－20］.http://www.poper edu.cn/releasepaper/content/200711－381.

［2］付慧生.復(fù)雜可編程邏輯器件與應(yīng)用設(shè)計(jì)［M］.北京:中國(guó)礦業(yè)大學(xué)出版社，2003.

［3］王倫發(fā)，安桂生，龔享銥.基于直接數(shù)字頻率合成器(DDS)的馴鐘實(shí)現(xiàn)新方法［C］//中國(guó)電機(jī)工程學(xué)會(huì).2013年會(huì)論文集.北京:中國(guó)電機(jī)工程學(xué)會(huì)，2013.