黃銳敏, 楊清河, 陳興, 梅丹丹

(1. 華僑大學(xué) 信息科學(xué)與工程學(xué)院， 福建 廈門 361021；

2. 泉州市邁韋通信技術(shù)有限公司， 福建 泉州 362005)

Sigma-Delta調(diào)制器的設(shè)計(jì)與仿真

黃銳敏1, 楊清河2, 陳興2, 梅丹丹1

(1. 華僑大學(xué) 信息科學(xué)與工程學(xué)院， 福建 廈門 361021；

2. 泉州市邁韋通信技術(shù)有限公司， 福建 泉州 362005)

摘要：提出一種基于線性系統(tǒng)分析和仿真擬合的5階數(shù)字Sigma-Delta調(diào)制器的設(shè)計(jì)方法.Simulink仿真結(jié)果表明：與過(guò)采樣率為64的4階調(diào)制器比較，所設(shè)計(jì)的5階Sigma-Delta調(diào)制器在過(guò)采樣率降低到只有32的情況下，輸出信噪比可以達(dá)到104 dB，比前者改善了6 dB.因此，在相同過(guò)采樣率下，該5階調(diào)制器可以得到更寬的信號(hào)帶寬.

關(guān)鍵詞：Sigma-Delta調(diào)制器； 過(guò)采樣率； 數(shù)模轉(zhuǎn)換； 積分非線性

Sigma-Delta調(diào)制技術(shù)提供了在超大規(guī)模集成電路(VLSI)上實(shí)現(xiàn)極高精度模數(shù)和數(shù)模轉(zhuǎn)換的手段. 利用過(guò)采樣和噪聲整形算法，解決在傳統(tǒng)模數(shù)、數(shù)模直接轉(zhuǎn)換方式中遇到的轉(zhuǎn)換精度要求與器件失配誤差之間的矛盾，以及抑制差分和積分非線性引起的誤差[1].因而在相同工藝誤差條件下，能更有效地提高轉(zhuǎn)換器的精度，即提供更高位數(shù)的轉(zhuǎn)換器.同時(shí)，由于具有抗噪聲的優(yōu)點(diǎn)[2-6]，調(diào)制技術(shù)越來(lái)越多地應(yīng)用在現(xiàn)代的集成整個(gè)系統(tǒng)的VLSI芯片中.本文將介紹一種基于線性系統(tǒng)分析和仿真擬合的5階數(shù)字Sigma-Delta調(diào)制器的設(shè)計(jì)方法.

1Sigma-Delta調(diào)制器的線性系統(tǒng)模型

Sigma-Delta調(diào)制器和其他轉(zhuǎn)換器一樣，通過(guò)在時(shí)間上采樣和幅度上量化來(lái)實(shí)現(xiàn)模數(shù)和數(shù)模轉(zhuǎn)換.由于幅度上的量化，系統(tǒng)對(duì)信號(hào)的處理不再具有線性，所以整個(gè)Sigma-Delta調(diào)制器屬于非線性系統(tǒng).但是，如果輸入信號(hào)為隨機(jī)信號(hào)，量化的級(jí)數(shù)足夠多，Sigma-Delta調(diào)制器的過(guò)采樣率遠(yuǎn)遠(yuǎn)大于2，或者Sigma-Delta調(diào)制器整形濾波器系統(tǒng)傳輸函數(shù)H(z)的階數(shù)足夠高(大于2)，則量化器帶來(lái)的量化誤差將平均分布在量化區(qū)間上，從而可以近似為平均分布的量化噪聲[7].

圖1　Sigma-Delta調(diào)制器的線性系統(tǒng)模型Fig.1　Linear system model of Sigma-Delta modulator

基于這一假設(shè)，可以將Sigma-Delta調(diào)制器等效為線性系統(tǒng)模型，如圖1所示.圖1中：X為輸入信號(hào)；Y為輸出信號(hào).根據(jù)梅森公式，可以得到輸出信號(hào)，輸入信號(hào)和量化器引起的噪聲的關(guān)系式，即

上式中：G為信號(hào)系統(tǒng)傳輸函數(shù)；H為噪聲系統(tǒng)傳輸函數(shù)；L0為輸入信號(hào)環(huán)路的系統(tǒng)傳輸函數(shù)；L1為噪聲整形環(huán)路的系統(tǒng)傳輸函數(shù).

2Sigma-Delta調(diào)制器的系統(tǒng)傳輸函數(shù)

根據(jù)Sigma-Delta調(diào)制器的線性系統(tǒng)模型，可以設(shè)計(jì)不同的系統(tǒng)環(huán)路結(jié)構(gòu)L1，從而實(shí)現(xiàn)噪聲系統(tǒng)傳輸函數(shù)H(z).級(jí)聯(lián)積分器單環(huán)反饋具有結(jié)構(gòu)簡(jiǎn)單，運(yùn)算速度快的特點(diǎn)，經(jīng)常被用在數(shù)字Sigma-Delta調(diào)制器的設(shè)計(jì)中，如圖2所示.對(duì)于高于1階的單環(huán)反饋調(diào)制器是有條件穩(wěn)定的系統(tǒng)，所以H(z)的最大增益Hinf一般不能太大，否則系統(tǒng)無(wú)法正常工作.Hinf具體的數(shù)值由系統(tǒng)函數(shù)的階數(shù)和量化器的量階決定[8].基于線性系統(tǒng)模型的設(shè)計(jì)是一種近似方法，所以得到的系統(tǒng)函數(shù)最后需要仿真驗(yàn)證.

圖2　級(jí)聯(lián)積分器單環(huán)反饋結(jié)構(gòu)的Sigma-Delta調(diào)制器Fig.2　Cascaded integrator single-loop feedback structure Sigma-Delta modulator

H(z)表示為H(z)=N(z)/D(z)，其中：有理函數(shù)N(z)，D(z)的根為H(z)的零點(diǎn)和極點(diǎn)[9].D(z)是取決于Hinf大小的ⅡR濾波器的傳輸函數(shù)，而N(z)由零點(diǎn)的分布決定[8].如果讓H(z)的零點(diǎn)均勻地分布在基帶內(nèi)，而不是都處在z=1處，即N(z)≠(z-1)L，則同樣增益的H(z)可以獲得更高的信噪比.由Matlab的線性系統(tǒng)和Sigma-Delta調(diào)制器設(shè)計(jì)工具，可以綜合得到一個(gè)5階的噪聲系統(tǒng)傳輸函數(shù)H(z)，即

(1)

另外，由圖2的系統(tǒng)結(jié)構(gòu)，設(shè)c1~5=1，其噪聲環(huán)路的系統(tǒng)傳輸函數(shù)L1表達(dá)為

(2)

(4)

為了簡(jiǎn)化數(shù)字電路，實(shí)際的零點(diǎn)采用了兩個(gè)近似：第一，N(z)單位圓上的零點(diǎn)采用L1中單位圓外的零點(diǎn)近似逼近；第二，為了簡(jiǎn)化反饋回路的乘法運(yùn)算，反饋系數(shù)g1~2用2的負(fù)冪次2-M(M為正整數(shù))來(lái)近似，反饋信號(hào)的二進(jìn)制數(shù)值只要向左移M位，并舍去低M位數(shù)字就可以實(shí)現(xiàn)相應(yīng)的系數(shù)相乘.

雖然以上近似得到零點(diǎn)不是最優(yōu)的位置，但是能大大簡(jiǎn)化數(shù)字系統(tǒng)的實(shí)現(xiàn)，而信噪比的略微下降可以通過(guò)提高Hinf得到補(bǔ)償.實(shí)際設(shè)計(jì)中，通過(guò)仿真得到的信噪比選擇合適的M，可得到g1~2.由式(1)，(3)可得，g1≈2-1.997 2=0.002 8=2-8.48≈2-8；g2≈2-1.992 1=0.007 9=2-6.98≈2-7.

通過(guò)對(duì)式(4)左右兩端關(guān)于z各階冪次對(duì)應(yīng)系數(shù)的匹配，可以得到一組關(guān)于b1~5的方程，解方程可以得到以b5為歸一化因子的b1~5的比例系數(shù).一般可以根據(jù)最后一級(jí)積分器精度要求的位數(shù)確定b5的數(shù)值，如b5=28.

利用各級(jí)積分器的量化噪聲濾波特性，可以使后級(jí)的位數(shù)逐級(jí)遞減，而圖2中c1~5就是各級(jí)用來(lái)控制遞減程度的增益系數(shù).1/ROS≥c1~5.b5和c1~5確定后，b2~5的數(shù)值即可確定，g1~2的數(shù)值需要考慮c1~5而作相應(yīng)的修正，使最后的環(huán)路增益保持不變.所有系數(shù)求出后，每級(jí)數(shù)字積分器的位數(shù)，可以通過(guò)Matlab的系統(tǒng)模型輸入正弦信號(hào)仿真得到的最大動(dòng)態(tài)范圍來(lái)確定.

3多位5階數(shù)字Sigma-Delta調(diào)制器的設(shè)計(jì)

對(duì)于采樣率為32的5階數(shù)字Sigma-Delta調(diào)制器的設(shè)計(jì)，由式(1),(3)，以及上述提到的近似規(guī)則可得g1=2-8，g2=2-7.由式(4)可以得到計(jì)算b1~5的方程，求逆后為

(5)

4仿真結(jié)果與比較

將c1~5和b1~5代入圖2所示的數(shù)字Sigma-Delta調(diào)制器中，即可得到仿真擬合的Matlab模型.表1列出了不同H(z)最大增益Hinf和輸入幅度為A的正弦波Asin(0.5n/ROS)仿真得到的信噪比RSN.仿真結(jié)果如圖3所示.圖3(a)顯示的是數(shù)字Sigma-Delta調(diào)制器的輸入和輸出波形，圖3(b)顯示的是輸出信號(hào)的幅度頻譜.由圖3(a)可知:調(diào)制器的輸出，同時(shí)也是反饋信號(hào)在{±1,±3}之間跳變，具體取值可以通過(guò)對(duì)末級(jí)積分器的高2位二進(jìn)制數(shù)判斷得到，即采用的是2位的量化器.

表1　不同Hinf和輸入幅度A仿真結(jié)果

(a) 輸入輸出波形 (b) 輸出信號(hào)的幅度譜圖3　5階數(shù)字Sigma-Delta調(diào)制器仿真結(jié)果Fig.3　Simulation results of the fifth-order digital Sigma-Delta modulator

5結(jié)束語(yǔ)

基于線性系統(tǒng)分析和Matlab仿真擬合的5階數(shù)字Sigma-Delta調(diào)制器，能夠有效地設(shè)計(jì)穩(wěn)定的Sigma-Delta調(diào)制器.對(duì)于3階和4階的Sigma-Delta調(diào)制器[10]，當(dāng)過(guò)采樣率等于32時(shí)，其信噪比分別為68.0,73.3dB；當(dāng)過(guò)采樣率等于64時(shí)，其信噪比分別為84.2,98.6dB.文中設(shè)計(jì)的5階數(shù)字Sigma-Delta調(diào)制器，在過(guò)采樣率降低一半的情況下，即等于32時(shí)，可以獲得104.1dB的信噪比，比3階和4階調(diào)制器有大于5dB的改善.因此，需要寬帶信號(hào)Sigma-Delta調(diào)制器的應(yīng)用場(chǎng)合,可以考慮使用5階調(diào)制器降低過(guò)采樣率的要求.

參考文獻(xiàn)：

[1]傅文淵，凌朝東.應(yīng)用于電流型數(shù)模轉(zhuǎn)換器的積分非線性誤差優(yōu)化方法[J].華僑大學(xué)學(xué)報(bào)：自然科學(xué)版，2012，33(44)：163-167.

[2]楊驍,楊靜,凌朝東,等.ADSL中寬帶ΣΔ調(diào)制器的系統(tǒng)設(shè)計(jì)[J].信號(hào)處理，2011,27(2):309-312.

[3]NORSWORTHY S R,SCHREIER R,TEMES G C.Delta-sigma data converters: Theory, design, and simulation[M].New York：Wiley-IEEE Press,1996:165-192.

[4]FRAPPE A,FLAMENT A,STEFANELLI B,et al.An all-digital RF signal generator using high-speed modulators [J].IEEE Journal of Solid-State Circuits Oct,2009,44(10):2722-2732.

[5]HUNG T,RODE J,LARSON L,et al.H-bridge class-d power amplifiers for digital pulse modulation transmitters[C]∥Digest of IEEE MTT-S International Microwave Symposium.Hawaii：IEEE Microwave Theory and Techniques Society，2007:1091-1094.

[6]LUSCHAS S,SCHREIER R,LEE H S.Radio frequency digital-to-analog converter[J].IEEE Journal of Solid-State Circuits,2004,39(9):1462-1467.

[7]GRAY R M.Quantization noise spectra[J].IEEE Transactions on Information Theory,1990,36(6):1220-1244.

[8]SCHREIER R.An empirical study of high-order single-bit delta-sigma modulators[J].IEEE Tran Circuits and Systems II,1993,40(8):461-466.

[9]SCHREIER R,TEMES G C.Understanding delta-sigma data converters[M].New York：John Wiley and Sons Inc，2004:219-253.

[10]HUANG R,LOTZE N,MANOLI Y,On design a high speed sigma delta DAC modulator for a digital communication transceiver on chip[C]∥Proceeding of 11th EUROMICRO Conference on Digital System Design Architectures, Methods and Tools.Parma:IEEE Computer Society,2008:53-60.

(責(zé)任編輯： 陳志賢英文審校： 吳逢鐵)

Design and Simulation of a Sigma-Delta Modulator

HUANG Rui-min1, YANG Qing-he2, CHEN Xing2, MEI Dan-dan1

(1. College of Information Science and Engineering, Huaqiao University, Xiamen 361021, China;

2. Quanzhou Maiwei Communication Technology Company Limited， Quanzhou 362005, China)

Abstract：This paper introduce a design method for the fifth-order digital Sigma-Delta modulator based on linear systems analysis and simulation fitting. Simulink simulation result shows that compared to the fourth-order modulator of oversampling ratio of 64, the oversampling ratio of the designed fifth-order modulator reduces to only 32, output signal to noise ratio can reach 104 dB, which improves 6 dB over the former design. Therefore, in the same oversampling ratio, this fifth-order modulator can get wider signal bandwidth.

Keywords：Sigma-Delta modulator; oversampling ratio; digital to analog conversion; integral nonlinearity

基金項(xiàng)目：中央高?；究蒲袠I(yè)務(wù)費(fèi)專項(xiàng)基金資助項(xiàng)目，華僑大學(xué)科研基金資助項(xiàng)目(12Y0308)； 福建省泉州市科技計(jì)劃資助項(xiàng)目(2012Z98)

通信作者：黃銳敏(1971-)，男，講師，博士，主要從事數(shù)字信號(hào)處理電路的研究.E-mail:huangruimin@hqu.edu.cn.

收稿日期：2013-09-04

中圖分類號(hào)：TN 79

文獻(xiàn)標(biāo)志碼：A

doi:10.11830/ISSN.1000-5013.2015.01.0007

文章編號(hào)：1000-5013(2015)01-0007-04