王亞莉，童衛(wèi)勇，呂衛(wèi)祥，姜小祥

(1.91404部隊，河北 秦皇島 066001；2.中國船舶重工集團(tuán)公司第七二四研究所，南京211153)

基于PowerPC的主動雷達(dá)信號處理軟件的設(shè)計與實(shí)現(xiàn)

王亞莉1，童衛(wèi)勇2，呂衛(wèi)祥2，姜小祥2

(1.91404部隊，河北 秦皇島 066001；2.中國船舶重工集團(tuán)公司第七二四研究所，南京211153)

摘要：介紹了PowerPC處理器的主要特點(diǎn)，設(shè)計并實(shí)現(xiàn)了基于PowerPC平臺的主動雷達(dá)信號處理算法軟件。通過引入局部性原理對PowerPC的存儲器山分析，改善了軟件的時間和空間局部性，優(yōu)化了軟件的性能，提高了軟件運(yùn)行的實(shí)時性。

關(guān)鍵詞：雷達(dá)；信號處理；PowerPC8640D；局部性原理；存儲器山

0引言

近年來，隨著電子技術(shù)迅猛發(fā)展，各種高性能器件如DSP、FPGA、CPU等的不斷涌現(xiàn)和更新?lián)Q代，使得雷達(dá)信號處理從專用硬件的開發(fā)轉(zhuǎn)向基于通用平臺的軟件開發(fā)?，F(xiàn)代雷達(dá)的發(fā)展需要對高速海量的數(shù)據(jù)進(jìn)行實(shí)時的傳輸和處理，而串行RapidIO(SRIO)是當(dāng)前主流的數(shù)據(jù)傳輸方式。PowerPC處理器很好地提供了對SRIO的支持，同時其多核機(jī)制可以實(shí)現(xiàn)海量數(shù)據(jù)的并行快速處理。另一方面，VxWorks是應(yīng)用最為廣泛和可靠的實(shí)時操作系統(tǒng)。因此PowerPC處理器和VxWorks操作系統(tǒng)的搭配為雷達(dá)信號處理提供了很好的軟件化處理平臺。

本文將基于PowerPC8640D處理器設(shè)計實(shí)現(xiàn)主動雷達(dá)的信號處理算法，并就8640D的存儲器山模型分析對算法軟件進(jìn)行優(yōu)化改進(jìn)，從而實(shí)現(xiàn)對雷達(dá)回波信號的實(shí)時處理。

1PowerPC處理器的特點(diǎn)

1.1　PowerPC8640D處理器簡介

FreeScale公司研發(fā)的PowerPC8640D/8641D處理器是目前最為先進(jìn)的處理器，其內(nèi)部集成兩個e600內(nèi)核。每個內(nèi)核的工作主頻最高可達(dá)1.5 GHz。內(nèi)核集成兩個32 KB一級緩存和一個1 MB的二級緩存。另外，e600內(nèi)核還具有強(qiáng)大運(yùn)算能力的AltiVec矢量處理引擎。e600通過MPX總線與系統(tǒng)總線進(jìn)行通信，其中高速千兆網(wǎng)接口、高速SerDes接口提供了對PCI-E和SRIO的訪問支持，以獲取高速的數(shù)據(jù)傳輸能力、集成的雙內(nèi)存控制器可實(shí)現(xiàn)對內(nèi)存的低延遲、高帶寬訪問等[1-2]。PowerPC8640D處理器內(nèi)核組成框圖如圖1所示。

圖1　PowerPC8640D處理器內(nèi)核組成框圖

作為嵌入式處理器的典型代表，PowerPC在雷達(dá)信號處理領(lǐng)域不僅提供了比Intel、AMD系列處理器更低的功耗以及對SRIO高速串行接口更好的支持，而且在算法編程方面給予了DSP和FPGA所不具有的靈活性，從而在節(jié)約了研發(fā)成本的同時縮短了研發(fā)周期、降低了軟件升級維護(hù)難度。此外，PowerPC處理器有著對實(shí)時操作系統(tǒng)VxWorks的強(qiáng)大兼容性。因此，在雷達(dá)這種強(qiáng)實(shí)時、高速數(shù)據(jù)率的系統(tǒng)中，PowerPC處理器具有更好的適應(yīng)性和應(yīng)用前景。

1.2　PowerPC8640D存儲器山

一個高性能的程序應(yīng)該具有良好的局部性。它傾向于引用鄰近于其最近引用過的數(shù)據(jù)項，或者最近引用過的數(shù)據(jù)項本身。這種傾向性被稱為局部性原理[3]。局部性原理主要有兩種不同的形式：時間局部性和空間局部性。時間局部性是指在一定的時間內(nèi)重復(fù)訪問同一個地址的次數(shù)越多程序的時間局部性越好?？臻g局部性表現(xiàn)為如果程序兩次訪問的地址越接近，則程序的空間局部性越好。局部性原理對硬件和軟件系統(tǒng)的設(shè)計和性能有著極大的影響。

計算機(jī)的存儲器系統(tǒng)通常設(shè)計成一個存儲器層次結(jié)構(gòu)，從最高層的寄存器到高速緩存再到內(nèi)存以及最底層的硬盤。各層次存儲器的容量越來越大，訪問速度越來越慢，成本越來越低。存儲器層次結(jié)構(gòu)的運(yùn)行策略就是盡量讓當(dāng)前被頻繁訪問的存儲區(qū)和其臨近元素的內(nèi)容駐留在較高層存儲器，而把不常訪問的存儲區(qū)的內(nèi)容置換到較低層存儲器。因此，一個具有良好的局部性的程序要盡可能地適應(yīng)存儲器層次結(jié)構(gòu)，也就是盡可能地訪問高層的存儲器，享受到最高的訪問速率，從而提高程序運(yùn)行效率。

筆者通過編寫一個測試分析程序來研究存儲器層次結(jié)構(gòu)對程序的運(yùn)行效率的影響。測試程序以不同的步長掃描固定長度數(shù)組中的不同大小元素集合即工作集，從而測試數(shù)據(jù)的吞吐率，最后采用K次最優(yōu)測量方法得到最優(yōu)測試結(jié)果。測試函數(shù)中數(shù)據(jù)的大小和步長控制產(chǎn)生讀序列的局部性程度。數(shù)據(jù)越小，得到的工作集越小，時間局部性越好。步長的值越小，空間局部性越好。以不同的時間局部性(工作集大小)和空間局部性(訪問步長)對存儲器進(jìn)行訪問，就能得到存儲器系統(tǒng)在不同的局部性下的性能(即訪問速率)，從而得到一個讀帶寬的時間局部性和空間局部性的二維函數(shù)，即圖2所示PowerPC8640D的存儲器山模型。

圖2　PowerPC8640D存儲器山模型

存儲器山以工作集大小的變量為x軸，訪問步長的變量為y軸，存儲器訪問速率為z軸。它看起來像一座有著山峰、山脊和山坡的小山，垂直于工作集軸的是3條山脊，分別對應(yīng)于工作集完全在L1高速緩存、L2高速緩存和主存內(nèi)的時間局部性區(qū)域。重點(diǎn)觀察L2和主存山脊。在L2和主存山脊上隨著步長的增加有一個空間局部性的斜坡，此時意味著程序空間局部性的下降。顯然，盡可能地讓工作集位于高速緩存中，程序的運(yùn)行速度比工作集位于主存中優(yōu)勢明顯。然而，當(dāng)工作集太大不能全部工作在高速緩存時，主存山脊的最高點(diǎn)也比它的最低點(diǎn)高了將近3倍。因此，不難發(fā)現(xiàn)，當(dāng)程序的時間局部性很差時，利用好空間局部性仍然可以補(bǔ)救時間局部性帶來的性能損失。

2信號處理軟件的實(shí)現(xiàn)

信號處理軟件運(yùn)行于一個PowerPC處理器，通過RapidIO協(xié)議接收雷達(dá)數(shù)據(jù)，信號形式為每個脈組脈沖數(shù)為8個、重復(fù)周期為1000 μs的I、Q正交數(shù)據(jù)。算法流程如圖3所示。

圖3　主動信號處理算法流程圖

(1) 脈沖壓縮

脈壓主要采用頻域卷積法，將脈壓系數(shù)和I、Q數(shù)據(jù)進(jìn)行FFT后再IFFT實(shí)現(xiàn)。

(2) MTI

由于一個脈組含8個脈沖組成，因此采用多階FIR高通濾波器來實(shí)現(xiàn)MTI，在設(shè)計好高通濾波器后，將脈組內(nèi)主觸發(fā)的I、Q數(shù)據(jù)與濾波器參數(shù)數(shù)組復(fù)數(shù)值進(jìn)行乘累加運(yùn)算即可完成動目標(biāo)處理；

(3) 模值運(yùn)算

為了計算雷達(dá)回波的幅度值需要對I、Q數(shù)據(jù)進(jìn)行線性檢波的模值運(yùn)算，即求得I、Q信號的平方和后再進(jìn)行開方運(yùn)算。

(4) 視頻積累

當(dāng)不選擇MTI處理時，模值運(yùn)算后對脈組內(nèi)脈沖求和后對積累系數(shù)做除法得到的商即為視頻積累的結(jié)果。

(5) CFAR

常用的CFAR算法是兩側(cè)單元平均選大法恒虛警GOCA-CFAR，即分別計算主觸發(fā)保護(hù)單元左、后兩側(cè)的快門限和，再將兩側(cè)快門限和選大的結(jié)果取平均后與CFAR系數(shù)相乘，其結(jié)果與輸入脈沖的對應(yīng)距離單元的模值比較，若大于輸入脈沖值則輸出0，反之輸出值為脈沖當(dāng)前距離單元值。

雷達(dá)數(shù)據(jù)以脈組(一個脈組共8*1000=8000 μs)形式傳輸。當(dāng)算法選擇MTI處理時，此時不需要視頻積累。經(jīng)耗時測試，平均每個脈組信號處理耗時3880 μs(<8000 μs)，滿足系統(tǒng)實(shí)時性要求；而不選擇動目標(biāo)處理時則需要視頻積累，此時平均每個脈組處理耗時6010 μs(<8000 μs)，同樣滿足系統(tǒng)實(shí)時性要求?？紤]到功能升級的需要，有必要對軟件進(jìn)行改進(jìn)和優(yōu)化。

3軟件的優(yōu)化

根據(jù)Amadahl定律，要提高整個算法的運(yùn)行速度，必須首先提高對運(yùn)行速度影響最大的那部分程序運(yùn)算速度[3]。由于本算法中MTI處理和視頻積累作為可選模塊，而CFAR則作為必選處理，同時經(jīng)測試CFAR執(zhí)行耗時668 μs，算法耗時占比較大，因此有著較大的優(yōu)化空間。本軟件中CFAR算法采用GOCA-CFAR[4]，其基本原理如圖4所示。

圖4　兩側(cè)單元平均選大恒虛警率原理框圖

算法設(shè)定平均單元數(shù)為16個，保護(hù)單元數(shù)為左右各1個，平均單元和的計算可采用兩種方法：其一使用傳統(tǒng)方法逐個相加，其二使用滑窗相減技術(shù)。使用傳統(tǒng)方法求和，此方法簡單直觀，但存在著冗余計算，其時間復(fù)雜度為O(mn)，其中n為距離單元個數(shù)，m為相加的平均單元數(shù)；若采用滑窗相減方法，第i個單元zi的平均單元距離和s0，緊鄰后續(xù)單元zi+1的前后距離單元和可以用結(jié)果s0加上第i+16+1的距離單元值減去第i-16的距離單元值，后續(xù)單元的和以此類推。

相比傳統(tǒng)方法，滑窗相減法減少了計算量，其時間復(fù)雜度為O(n)，運(yùn)行效率提高了m倍。但是，采用滑窗相減法需要一直計算左右單元和，程序的時間局部性，空間局部性并不理想，緩存的命中率比較低，仔細(xì)觀察不難發(fā)現(xiàn)，第i個單元的右側(cè)和變成了其滑過16+1個單元后的第i+16+1個單元的左側(cè)和。因此，可以對滑窗相減法進(jìn)行改進(jìn)，從第1個單元開始，程序?qū)⒒胺ㄓ嬎氵^右側(cè)的和存儲到一個平均和數(shù)組中，當(dāng)計算到第i+16+1個單元的左側(cè)平均單元和即是平均和數(shù)組中的第1個值，而第i+16+1個單元右側(cè)的和則繼續(xù)用滑窗相減計算，并存到平均和數(shù)組中，供后面的計算左側(cè)平均單元和時直接調(diào)用。

相比滑窗相減法，改進(jìn)后的算法通過對平均和數(shù)組的調(diào)用即可完成相應(yīng)左側(cè)平均單元和的賦值，從而算法只需順序訪問右側(cè)的平均單元即可完成右側(cè)和計算，并存入平均和數(shù)組中作為后續(xù)的左側(cè)平均和使用。顯然，改進(jìn)后滑窗相減法的工作集大小減半，不需頻繁訪問左右兩側(cè)數(shù)據(jù)，提高了緩存命中率，其時間局部性和空間局部性都得到了明顯的改善，運(yùn)行效率又提高了將近一倍。通過測試，優(yōu)化改進(jìn)后的CFAR算法耗時158 μs，相比優(yōu)化前提高了將近5倍，軟件的性能得到了顯著的提高。

4結(jié)束語

本文針對PowerPC處理器的主要特點(diǎn)，實(shí)現(xiàn)了一個基于PowerPC平臺的主動雷達(dá)信號處理典型流程的算法軟件設(shè)計，并對PowerPC8640D存儲器山進(jìn)行建模分析。通過對算法的優(yōu)化，改善了程序運(yùn)行的局部性，提高了軟件運(yùn)行的效率，從而為后續(xù)在PowerPC平臺上進(jìn)行實(shí)時信號處理算法的優(yōu)化設(shè)計提供了新的思路。

參考文獻(xiàn)：

[1]e600 PowerPC Core Reference Manual[Z].FreeScale Rev.0,2006.

[2]MPC8641 and MPC8641D Integrated Host Processor Hardware Specifications[Z]．FreeScale，2008．

[3]Randal E Bryant，David O’Hallaron.深入理解計算機(jī)系統(tǒng)[M].北京：中國電力出版社，2004.

[4]Merrill I Skolnik.雷達(dá)手冊[M].北京：電子工業(yè)出版社,2010.

※※※※※※※※※※※※※※※※※※※※※※※※※

Design and implementation of signal processing software

based on PowerPC for active radar

WANG Ya-li1, TONG Wei-yong2, LU Wei-xiang2, JIANG Xiao-xiang2

(1.Unit 91404 of the PLA Navy, Qinhuangdao 066001, China;

2. No.724 Research Institute of CSIC, Nanjing 211153)

Abstract:The main characteristics of the PowerPC processor are introduced, and the signal processing algorithm software is designed and implemented based on the PowerPC platform for the active radar. The memory mountain of the PowerPC is analyzed by introducing the principle of locality, improving temporal and spatial locality and real-time operating capability of the software, and optimizing the software performance.

Keywords:radar; signal processing; PowerPC8640D; principle of locality; memory mountain

中圖分類號：TN311.52

文獻(xiàn)標(biāo)志碼：A

文章編號：1009-0401(2015)04-0064-04

作者簡介:王亞莉(1973-)，女，高級工程師，研究方向：雷達(dá)工程和雷達(dá)數(shù)據(jù)處理；童衛(wèi)勇(1981-)，男，工程師，碩士，研究方向：數(shù)據(jù)處理；呂衛(wèi)祥(1975-)，男，研究員，工程碩士，研究方向：雷達(dá)總體及信號處理；姜小祥(1984-)，男，工程師，碩士，研究方向：雷達(dá)信號與數(shù)據(jù)處理。

收稿日期：2015-06-11；修回日期：2015-07-17