燕一松，李濤濤，閆晨陽

(西安電子科技大學(xué)電子信息攻防對抗與仿真重點實驗室，陜西西安 710071)

1 系統(tǒng)總體設(shè)計

模擬/數(shù)字轉(zhuǎn)換板在當(dāng)前電子設(shè)備系統(tǒng)中起著重要作用，其工作狀態(tài)是否正常直接影響電子產(chǎn)品的工作。本文設(shè)計的模數(shù)轉(zhuǎn)換板測試儀，能對A/D轉(zhuǎn)換板的性能進(jìn)行測試。該儀器主要由測試主機，適配器和電纜組成，如圖1所示。

圖1 A/D測試儀整體結(jié)構(gòu)圖

其中測試主機由測試模塊，控制通信模塊和處理顯示模塊等幾部分組成。測試模塊由FPGA配置外圍電路組成模擬信號產(chǎn)生器，控制模塊由ARM負(fù)責(zé)系統(tǒng)各部分之間的信號傳輸控制，顯示處理模塊對適配器返回數(shù)據(jù)進(jìn)行分析處理并且顯示測試結(jié)果。適配器內(nèi)裝載兩個PC104接口的128針插槽，一個接校準(zhǔn)板，對模擬電壓輸出進(jìn)行測試校準(zhǔn);另一個接待測A/D轉(zhuǎn)換板，進(jìn)行模擬數(shù)字轉(zhuǎn)換并將轉(zhuǎn)換結(jié)果由串口輸出給顯示處理模塊。

2 硬件平臺設(shè)計

系統(tǒng)由FPGA，ARM，20位高精度DAC和上位機組成。FPGA采用Cyclone3系列進(jìn)行總體控制，并輔以AD5791產(chǎn)生模擬信號源，ARM選擇三星公司的AT91RM9200控制系統(tǒng)通信，上位機使用平板電腦內(nèi)置在主機箱進(jìn)行測試控、制通道選擇、數(shù)據(jù)處理和結(jié)果顯示。在內(nèi)部電路設(shè)計過程中，為降低溫度漂移對輸出穩(wěn)定的影響，PCB采用多點接地，數(shù)字地和模擬地分離以降低壓降，選擇器件AD8676作基準(zhǔn)緩沖和AD8675作輸出緩沖［1］。A/D輸出選用SMA接口，并使用同軸電纜將主機箱與測試箱進(jìn)行互聯(lián)。電纜選用盡量短的等長線制作，并進(jìn)行共地線處理，線粗為0.8 mm，通過降低內(nèi)阻控制線上溫度的上升來減小誤差。

3 軟件設(shè)計

3.1 FPGA與ARM接口設(shè)計

FPGA接收ARM提供的數(shù)據(jù)和通道選擇地址，進(jìn)行解碼和后續(xù)處理并傳輸給其他部分。ARM中數(shù)據(jù)存儲輸出格式由靜態(tài)存儲控制器(SMC)控制［2］。設(shè)計使用型號ARM9200提供8個寄存器，選擇SMC_CSR3，其偏移地址0X0C，復(fù)位狀態(tài)0X00002000。根據(jù)FPGA部分采樣要求，SMC狀態(tài)字配置選擇每幀16位傳輸，數(shù)據(jù)保持兩個周期，每個有效指令分為兩個16位數(shù)據(jù)發(fā)送，由FPGA控制采集數(shù)據(jù)，合成所需要的配置信息。

FPGA接收程序數(shù)據(jù)通信部分如圖2所示。ARM發(fā)送同步數(shù)據(jù)的時鐘工作頻率為60 MHz，由奈奎斯特采樣定理可知［3］，數(shù)據(jù)采集接收頻率必須在120 MHz以上，F(xiàn)PGA連接晶振頻率為40 MHz，使用3倍頻率120 MHz時鐘進(jìn)行采樣接收，將采集到的數(shù)據(jù)信息和通道配置信息輸出給測試信號源產(chǎn)生模塊。

圖2 FPGA數(shù)據(jù)接收模塊

由ARM給FPGA發(fā)送數(shù)據(jù)，當(dāng)數(shù)據(jù)有效位CS為低電平時，取數(shù)據(jù)data和地址addr，由于一組數(shù)據(jù)分兩次傳輸，識別數(shù)據(jù)字頭并放入寄存器reg_1，reg_2存儲。等待兩組數(shù)據(jù)傳輸完畢，將兩組數(shù)據(jù)需要的位數(shù)取出，重組為24位AD5791識別的有效指令reg_sum，將addr解碼并匹配對應(yīng)通道與數(shù)據(jù)一起傳輸給A/D配置模塊，控制A/D模塊開始工作。

圖3 數(shù)據(jù)接收模塊Signaltap采樣圖

3.2 上位機與ARM接口設(shè)計

上位機控制信息由串口發(fā)送給ARM，ARM串口波特率選擇9 600 bit·s－1，工作時鐘為60 MHz。根據(jù)接收指令，檢測到信息字頭進(jìn)入相應(yīng)中斷，進(jìn)行數(shù)據(jù)接收處理。上位機發(fā)送的配置信號為通道選擇和配置電壓，每一組為9 Byte，共72位，由字頭、數(shù)據(jù)位數(shù)、通道地址、數(shù)據(jù)1、數(shù)據(jù)2和校驗位組成，具體如表1所示。

表1 上位機與ARM通信指令結(jié)構(gòu)

ARM內(nèi)部處理系統(tǒng)為前后臺中斷系統(tǒng)［4］，當(dāng)系統(tǒng)檢測到數(shù)據(jù)0X7E7E時進(jìn)入主函數(shù)數(shù)據(jù)存儲中斷，將接收到信息按照以上格式進(jìn)行驗證接收，并分別將數(shù)據(jù)和地址傳給FPGA接收端。

3.3 AD接口設(shè)計

AD5791為一款精度高達(dá)20位、1×10－6精度的數(shù)字/模擬信號轉(zhuǎn)換器，待測A/D板轉(zhuǎn)換精度為16位，完全可以滿足測試精度需求。為給待測A/D轉(zhuǎn)換板提供測試信號，需要7路穩(wěn)定模擬輸出。數(shù)據(jù)接收模塊輸出的信號，經(jīng)過處理后按照AD5791指定格式對選擇通道進(jìn)行配置。當(dāng)對應(yīng)通道選通時，F(xiàn)PGA向A/D提供同步時鐘，數(shù)據(jù)有效信號，控制數(shù)據(jù)和清零復(fù)位等信號對A/D內(nèi)部寄存器進(jìn)行工作狀態(tài)控制、數(shù)據(jù)讀寫、清零和擦除等命令。另由于FPGA配置AD5791時鐘為20 MHz，根據(jù)程序執(zhí)行時間，配置每個通道需要時間間隔2.5μs，設(shè)計中ARM給各通道分別賦值，由空循環(huán)達(dá)到等待FPGA處理等待。

圖4 A/D配置模塊時序仿真圖

4 數(shù)據(jù)處理

上位機由串口接收測試箱中的A/D板轉(zhuǎn)化結(jié)果，測試結(jié)果與輸入基準(zhǔn)數(shù)字電壓進(jìn)行比較計算，求出轉(zhuǎn)換精度和有效位數(shù)。經(jīng)過A/D轉(zhuǎn)換板的CPLD程序?qū)Σ蓸訑?shù)據(jù)進(jìn)行處理，然后輸出傳給上位機軟件。上位機根據(jù)采樣結(jié)果，計算出采樣電壓的有效值V。取20組采樣數(shù)據(jù)進(jìn)行平均，同時降低顯示刷新速度，顯示結(jié)果在電壓測試結(jié)果一欄

其中，設(shè)輸入基準(zhǔn)電壓值為V0，另取基準(zhǔn)電壓值和Vn兩端各4組采樣值，求他們與電壓有效值的差的均方根a，作為誤差有效值，然后用噪聲有效值除以電壓有效值計算出信號傳輸?shù)男旁氡萐INAD。

然后根據(jù)測量信噪比結(jié)合式(4)可以求出A/D轉(zhuǎn)換板有效位數(shù)［5］。

其中，ENOB為A/D有效位數(shù);SINAD為信噪比［6］。

由式(5)可以根據(jù)A/D精度位數(shù)和參考電壓量程范圍，計算最小分辨率

設(shè)計中特定的待測A/D轉(zhuǎn)換板7路通道轉(zhuǎn)換倍率各有區(qū)別，分別為10倍輸出，5倍輸出，2倍輸出和基準(zhǔn)輸出。以一倍轉(zhuǎn)換數(shù)據(jù)為基準(zhǔn)，基準(zhǔn)參考電壓為－10～+10 V，有效位為16位，最小分辨率0.3 mV。而由于轉(zhuǎn)換過程中產(chǎn)生的誤差以及A/D本身的失調(diào)誤差和增益誤差影響，使A/D轉(zhuǎn)換板的轉(zhuǎn)換精度可能降低不到16位［7］。由式(6)

可以計算出轉(zhuǎn)換精度N，并顯示在上位機程序界面。若果測試性能不能達(dá)到16位，顯示結(jié)果為紅色，狀態(tài)標(biāo)注異常。

5 精度校準(zhǔn)

本儀器采用20位高精度DA，輸出測試電壓分辨率為2e－5 V［8］。由于其精度相當(dāng)高，在硬件板連接外部需要測試的A/D轉(zhuǎn)換板時，由于連接線和外設(shè)電阻分壓產(chǎn)生的影響，會產(chǎn)生一定的壓降，因此加入軟件校準(zhǔn)。校準(zhǔn)板測量端口與待測A/D板輸入端導(dǎo)通，在上位機軟件中對輸出電壓進(jìn)行校準(zhǔn)后保存校準(zhǔn)數(shù)據(jù)，將各通道傳輸中的誤差值消除，使設(shè)定值與輸入端口值完全相等再輸入待測板進(jìn)行測試。若更換測試板或外部設(shè)備的電阻有變化，則需要從新更正校準(zhǔn)補償電壓。

6 成品展示

硬件設(shè)計完成后，參與產(chǎn)品電裝與后期抗壓和高低溫測試。本品在常溫20℃與低溫－55℃狀態(tài)下測試結(jié)果良好，低溫誤差范圍+100μV，高溫狀態(tài)測試誤差范圍+200μV，符合設(shè)計要求。

圖5 模數(shù)轉(zhuǎn)換測試儀實物圖

7 結(jié)束語

設(shè)計為定制A/D轉(zhuǎn)換板提供了一套測試設(shè)備，對其工作狀態(tài)及轉(zhuǎn)換性能進(jìn)行檢測。由于硬件限制，設(shè)計中誤差校準(zhǔn)模塊仍有部分欠缺。今后將考慮引入校準(zhǔn)數(shù)字/模擬轉(zhuǎn)換反饋回路，將測試結(jié)果反饋輸入到配置程序進(jìn)行誤差運算處理，對輸出電壓進(jìn)行自動控制［9］，根據(jù)外部壓降對其造成的影響自動調(diào)整輸出電壓。

［1］MAURICE E.20位 DAC實現(xiàn)1 ppm精度精密電壓源［J］.MA USA:Analog Devices，2010，44(2):1 －4.

［2］Atmel.基于 ARM920T的微控制器芯片手冊［M］.MA USA:Atmel Corporation，2005.

［3］史林，趙樹杰.數(shù)字信號處理［M］.北京:科學(xué)出版社，2007.

［4］劉凱.ARM嵌入式接口技術(shù)應(yīng)用［M］.北京:清華大學(xué)出版社，2009.

［5］杜向輝，李軍俠.信號處理系統(tǒng)的AD有效位數(shù)［J］.河南機電高等?？茖W(xué)校學(xué)報，2010，18(1):12－14.

［6］MEYER B.Digital signal processing with FPGA［M］.北京:清華大學(xué)出版社，2006.

［7］駱麗娜，楊萬全.高速ADC的性能參數(shù)與測試方法［J］.實驗科學(xué)與技術(shù)，2007，5(1):145 －147.

［8］Analog Devices.AD5791中文手冊［M］.MA USA:Analog Devices，2010.

［9］施仁.自動化儀表與過程控制［M］.北京:電子工業(yè)出版社，2011.