張子博+郝建華+孟澤+陳宜文

摘 ?要： 基于TSMC 0.18 μm RFCMOS工藝，設計了一種工作于2.4 GHz頻段的低噪聲放大器。電路采用Cascode結構，為整個電路提供較高的增益，然后進行了阻抗匹配和噪聲系數(shù)的性能分析，最后利用ADS2009對其進行了模擬優(yōu)化。最后仿真結果顯示。該放大器的正向功率增益為14 dB，噪聲系數(shù)小于2 dB，1 dB壓縮點為-13 dBm，功耗為7.8 mW，具有良好的綜合性能指標。

關鍵詞： CMOS; 低噪聲放大器; 噪聲系數(shù); 阻抗匹配

中圖分類號： TN710?34 ? ? ? ? ? ? ? ? ? 文獻標識碼： A ? ? ? ? ? ? ? ? ? ? ? ? ? ?文章編號： 1004?373X（2014）24?0098?03

Design of 0.18 μm CMOS RF low?noise amplifier

ZHANG Zi?bo1， HAO Jian?hua2， MENG Ze3， CHEN Yi?wen1

（1. Company of Postgraduate Management， Academy of Equipment， Beijing 101416， China;

2. Department of Optical and Electrical Equipment， Academy of Equipment， Beijing 101416， China;

3. Detachments 82， Unit 93246 of PLA， Changchun 130000， China）

Abstract： A 2.4 GHz low?noise amplifier （LNA） based on TSMC 0.18 μm RFCMOS technology is designed in this paper. A Cascode structure is adopted in the circuit， which leads to better gain for the circuit. The performance analyses of impedance matching and noise figure are conducted. ADS2009 is used for simulation and optimization of the amplifier. The simulation results show that the LNA has a forward power gain of 14 dB， its noise figure is less than 2 dB， 1 dB compression point is-13 dBm and the power consumption is 7.8 mW， and it has a better comprehensive performance.

Keywords： CMOS; low?noise amplifier; noise figure; impedance matching

0 ?引 ?言

由于低噪聲放大器（LNA）位于接收機的前端，其噪聲系數(shù)直接決定著整個接收系統(tǒng)的噪聲性能，因此，在保證一定的放大增益的同時，盡可能地降低噪聲系數(shù)減少對后續(xù)信號處理的影響。低噪聲放大器除了提供足夠高的增益和引入較低的噪聲之外，還應該具有較高的線性度，以避免非線性對信號質(zhì)量的影響[1]?；赥SMC 0.18 μm CMOS RF工藝，本文設計了工作于2.4 GHz頻段的低噪聲放大器。其中，Cascode結構可以抑制主放大管所帶來的Miller效應，提高噪聲性能。

1 ?LNA電路結構與性能分析

1.1 ?拓撲結構

目前，CMOS低噪聲放大器電路主要有四種拓撲結構：輸入端并聯(lián)電阻的共源放大器結構、共柵放大器結構、并聯(lián)?串聯(lián)反饋放大器結構和源簡并電感型共源放大器結構[2]，如圖1所示。并聯(lián)電阻共源放大器如圖1（a）所示，它利用電阻直接接在輸入端，可以實現(xiàn)在較寬頻段內(nèi)的阻抗匹配，但是由于采用50 Ω終端匹配電阻，產(chǎn)生了很大的熱噪聲，而且電路的直流功耗也很大。共柵放大器如圖1（b）所示，它的輸入阻抗為MOS管跨導的倒數(shù)[1gm]，因此，可以合適地利用這一點實現(xiàn)輸入端的阻抗匹配。但是它的噪聲系數(shù)對于長溝道范圍的值約2.2 dB，而對于短溝道器件則會達到4 dB以上，目前已經(jīng)很少應用。并聯(lián)?串聯(lián)反饋放大器如圖1（c）所示，它采用電阻反饋網(wǎng)絡實現(xiàn)LNA的輸入阻抗匹配，雖然在信號放大之前沒有含噪聲的電阻衰減信號，但它由于受到反饋電阻Rf和源簡并電阻Re熱噪聲的影響，仍然要比器件最小噪聲系數(shù)高幾個分貝。

目前，應用最廣泛的是源簡并電感型共源放大器，利用源簡并電感來得到具有正實部的輸入阻抗，Lg與Cgs諧振，使得輸入阻抗的虛部為0，從而實現(xiàn)阻抗匹配。由于LC諧振只發(fā)生在有限的頻帶寬度內(nèi)，因此它是一種窄帶放大器。由于理想電感并不引入額外的噪聲，可以在功耗受限的情況下得到較優(yōu)的噪聲性能[3]。

1.2 ?電路設計

基于上述分析，本文設計了一種工作頻率為2.4 GHz的CMOS低噪聲放大器，完整電路如圖3所示。

圖3所示電路主要由Cascode結構、偏置電路和輸入輸出匹配網(wǎng)絡組成。電阻R1、R2和MOS管M3構成偏置電路，電感L1、L3和MOS管M1構成輸入阻抗匹配網(wǎng)絡，電容C3、C4和電感L2構成輸出匹配網(wǎng)絡。VDD是電源接入點，C1、C3用于隔離直流信號。電感L2和電容C2諧振在工作頻率下作為負載。共源管M1為主放大管，提供足夠的增益。M2管可以抑制主放大管所帶來的Miller效應并且提供良好的反向隔離度，使輸入信號損耗降到最小。偏置電路中的MOS管M3與主放大管M1構成電流鏡結構，電容C5濾除偏置電路產(chǎn)生的噪聲，穩(wěn)定流過MOS管M1、M3的電流，提高抗干擾能力。

1.3 ?性能分析

（1） 輸入阻抗匹配。它的小信號等效電路如圖3所示，圖中忽略了晶體管的輸出阻抗R0和除Cgs之外的其他寄生電容。

由該小信號等效電路可以看出，輸入阻抗為：

[Zin=1sCgs+sL3+ωTL3+sL1=s（L1+L3）+1sCgs+ωTL3] （1）

式中：[ωT]是截止頻率，[ωT=gmCgs]，gm是MOS管M1的跨導，是MOS管M1的柵源電容。

當輸入阻抗和源阻抗Rs（通常為50 Ω）相匹配時，可以通過調(diào)節(jié)電感L3大小使得輸入阻抗的實部與源阻抗相等，同時將源極電感L3和匹配網(wǎng)絡的電感L1與MOS管的寄生電容Cgs諧振在工作頻率上，使阻抗的虛部為0，即：

[gmCgsL3=Rs] （2）

[jω（L1+L3）+1jωCgs=0] ? （3）

根據(jù)將輸入阻抗匹配到50 Ω的要求，可得出源極電感L3的值，根據(jù)工作頻率即諧振頻率[ω0]的要求，即可確定柵極電感L1。

（2） 噪聲優(yōu)化。MOS管主要引入兩種噪聲源，一種是漏端溝道熱噪聲電流[4]，其值為：

[i2nd=4kTγgd0Δf] ? ? ? ?（4）

另一種是由晶體管非準靜態(tài)效應引入的柵噪聲，其值為：

[i2ng=4kTδggΔf] ? ? ? （5）

[gg=ω2C2gs5gd0] ? （6）

由于兩者之間存在一定的相關性，相關系數(shù)c為：

[c=ing?i2ndi2ng?i2nd] （7）

對于圖2所示的放大器電路，在無源元件L1，L3不引入額外的噪聲的條件下，其噪聲系數(shù)為：

[F=1+γα（ωωT）2（gmRs+1κgmRs）2+ ? ? ? αδ（1-c2）κgmRs] （8）

其中：[κ]是波爾茲曼常數(shù);T是絕對溫度;[gdo]表示源漏電壓為零時的導納;[ωT]為MOS管的截止頻率;[ω]為工作頻率;[g]和[γ]是與工藝相關的噪聲參數(shù)。

忽略Cascode電路產(chǎn)生的噪聲，保持晶體管的特征頻率[ωT]不變，對晶體管跨導[gm]進行優(yōu)化使噪聲性能達到最優(yōu)。

[Fmin=1+2ωωTγδκ（1-c2）] （9）

考慮到：

[ωT=gmCgs=3gm2WLCox] ? ? （10）

從而確定晶體管的優(yōu)化寬度，即： [Wopt=1ωRs（32LCoxα2δ（1-c2）γκ）] （11）

2 ?仿真結果分析

本文設計的2.4 GHz LNA，采用TSMC 0.18 μm CMOS工藝進行設計，在ADS 2009

軟件環(huán)境下對其進行仿真，電路使用1.8 V工作電壓，功率消耗為7.8 mW。從圖4給出的S參數(shù)仿真結果可見：在工作頻率處，輸入反射系數(shù)S11和輸出反射系數(shù)S22分別小于-22 dB和-25 dB，達到了較好的輸入輸出匹配;正向增益S21達到14 dB，具有較高的增益;反向隔離度S12達到-40 dB，具有良好的隔離特性。圖5是電路的噪聲系數(shù)仿真曲線，在中心頻率2.4 GHz處，其值小于2 dB，基本上實現(xiàn)了噪聲匹配。圖6給出的是線性度仿真曲線，得到1 dB壓縮點為-13 dBm，具有較好的線性度。LNA的性能比較如表1所示。

表1 LNA的性能比較

3 ?結 ?論

采用TSMC 0.18 μm CMOS RF工藝，設計了一個工作頻率2.4 GHz的共源?共柵型低噪聲放大器，討論了電路結構對噪聲系數(shù)、增益和穩(wěn)定性指標的影響，分析了電路的輸入/輸出阻抗匹配、噪聲系數(shù)和穩(wěn)定性指標，給出了計算電路主要參數(shù)初值的方法。

在ADS 2009軟件環(huán)境下對電路進行了優(yōu)化仿真，仿真結果表明本文設計的LNA在較低功耗前提下，實現(xiàn)了良好的輸入/輸出阻抗匹配和較高的線性度，同時達到了高增益和低噪聲系數(shù)。

參考文獻

[1] 遲保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[M].北京：清華大學出版社，2006.

[2] RADIC J， DJUGOVA A. VIDENOVIC?MISIC M. A 2.4 GHz high?gain low noise amplifier [C]// International Symposium on Signals， Circuits and Systems. Iasi： IEEE， 2009： 1?4.

[3] WANG Y S， LU L H. 5.7GHz low?power variable gain LNA in 0.18μm CMOS [J]. Electronics Letters， 2005， 41（2） ：66?68.

[4] 徐興福.ADS2008射頻電路設計與仿真實例[M].北京：電子工業(yè)出版社，2009.

[5] YANG Tao. Design of A 2.4GHz low noise amplifier in 0.25um CMOS technology [C]// IEEE 2007 International Symposium on Microwave. Honolulu： IEEE， 2007： 392?395.

[6] CHENG Kuo?hua， CHU Hsin， JOUC F. Anovel 2.4 GHz LNA with digital gain control using 0.18um CMOS [C]// Microwave Conference Proceedings. [S.l.]： IEEE， 2005： 4?7.

[7] LUOZ R S. A 1V 2.4 GHz fully integrated LNA using 0.18um CMOS technology [C]// Proceedings of 2003 5th International Conference on ASIC. [S.l.]： [s.n.]， 2003： 1062?1065.