李紹良, 徐 靜, 吳亞明

(1.中國科學(xué)院 上海微系統(tǒng)與信息技術(shù)研究所 傳感技術(shù)聯(lián)合國家重點實驗室,上海 200050；2.中國科學(xué)院大學(xué),北京 100049)

0 引 言

近年來，隨著MEMS技術(shù)的發(fā)展，出現(xiàn)了一些新型的MEMS器件，它們需要在一定溫度下才能工作，比如:微型CPT原子鐘的物理系統(tǒng)[1]要工作在70 ℃或以上，以保證足夠的原子數(shù)密度，因此,需要有加熱器與溫度傳感器對溫度進(jìn)行精確控制；一些半導(dǎo)體式的氣體傳感器，需要內(nèi)置加熱器加熱到一定溫度才能保證檢測靈敏度[2]；一些生物芯片[3]也需要將溫度維持在特定的溫度以保證生物、化學(xué)反應(yīng)的順利進(jìn)行。這些器件因為工作時要維持一定溫度則必然增加功耗，然而低功耗是便攜式、航空航天等儀器儀表應(yīng)用的基本要求，因此,如何降低功耗成為人們關(guān)注的重要課題。

對器件進(jìn)行絕熱封裝可以大大降低功耗。傳統(tǒng)的絕熱封裝方法主要有減小熱傳導(dǎo)的陶瓷管殼封裝、填充熱隔離層[4]等，減小熱對流的真空封裝[5]等。這些傳統(tǒng)的減小熱傳導(dǎo)絕熱封裝中，作為支撐接觸部分的面積仍然比較大，由此產(chǎn)生的熱損失很難再減少，而且其中的加熱器和溫度傳感器也通常需要獨立裝配，因此,整個封裝體積較大。美國Symmetricom公司[6]和Charles Stark Draper Laboratory[7]采用了聚酰亞胺(polyimide，PI)隔熱懸掛式結(jié)構(gòu)用于芯片原子鐘的絕熱封裝。聚酰亞胺由于其自身較低的導(dǎo)熱系數(shù)，優(yōu)良的耐溫性能、機(jī)械性能，再加上靈活的加工方式，已成為人們研究的熱點。

本文選用Fiji Film公司的Durimide 7510負(fù)性光敏型聚酰亞胺材料，設(shè)計并制作了具有大承載面的聚酰亞胺隔熱懸掛結(jié)構(gòu)，用于低功耗器件的絕熱封裝。

1 理論分析和仿真

聚酰亞胺隔熱懸掛結(jié)構(gòu)如圖1所示，主要包括硅支撐框架、聚酰亞胺懸臂膜、聚酰亞胺承載膜以及集成制作在聚酰亞胺承載膜上的Pt電阻加熱器和溫度傳感器等部分組成。其中，聚酰亞胺承載膜用于承載待加熱芯片物體，聚酰亞胺懸臂膜起到懸掛支撐和隔熱的作用，Pt電阻加熱器和溫度傳感器通過懸臂膜上的金導(dǎo)線引出到硅支撐框架上。

圖1 聚酰亞胺隔熱懸掛結(jié)構(gòu)示意圖

聚酰亞胺承載膜面積一般由待加熱芯片的尺寸決定，通常承載膜面積越大，對聚酰亞胺膜的機(jī)械性能要求越高，加工難度也就越大。本文設(shè)計的承載面積為14 mm×7 mm。聚酰亞胺懸臂膜結(jié)構(gòu)參數(shù)及其上導(dǎo)線的結(jié)構(gòu)參數(shù)是決定懸掛結(jié)構(gòu)隔熱效果和機(jī)械性能的關(guān)鍵因素，下面分別從熱學(xué)和力學(xué)模型展開分析，進(jìn)行參數(shù)設(shè)計。

1.1 熱學(xué)模型

熱耗散有3種方式：熱傳導(dǎo)、熱對流和熱輻射。本文設(shè)計的聚酰亞胺懸掛結(jié)構(gòu)，承載區(qū)加熱溫度通常低于200 ℃(滿足多數(shù)應(yīng)用的需要)，因此,熱輻射基本可以忽略不計。

熱傳導(dǎo)包括聚酰亞胺懸臂膜的熱傳導(dǎo)、導(dǎo)線的熱傳導(dǎo)以及空氣的熱傳導(dǎo)。一般情況下，空氣的熱導(dǎo)率非常低，可以忽略不計，假設(shè)ΔT為懸掛結(jié)構(gòu)承載芯片工作溫度與周圍環(huán)境溫度之差，由熱傳導(dǎo)引起熱耗散為

(1)

其中，n1，k1,S1,L1分別為聚酰亞胺懸臂膜的數(shù)量、導(dǎo)熱系數(shù)、橫截面積、長度，n2，k2,S2,L2分別為金導(dǎo)線的數(shù)量、導(dǎo)熱系數(shù)、橫截面積、長度。

假設(shè)聚酰亞胺承載膜的面積為A0，相比之下，聚酰亞胺懸臂膜的面積要小得多，因此，由熱對流引起的熱耗散可近似表示為

Pconvection=hA0(Ts-TB).

(2)

其中,h為對流換熱系數(shù)，Ts和Tb分別為固體表面和周圍流體的溫度。

因此，聚酰亞胺隔熱懸掛結(jié)構(gòu)總的熱耗散理論模型為

(3)

1.2 力學(xué)模型

對于由聚酰亞胺懸臂膜作為支撐梁的彈簧—質(zhì)量塊系統(tǒng)[8],根據(jù)力學(xué)分析可知,最大應(yīng)變發(fā)生在懸臂膜與中間質(zhì)量塊交界處，最大應(yīng)變?yōu)?/p>

(4)

最大應(yīng)力集中于懸臂膜兩端的根部,即懸臂膜分別與支撐框架和中間質(zhì)量塊的連接處,最大的應(yīng)力為

(5)

其中,M為承載區(qū)的質(zhì)量(包括待加熱芯片的質(zhì)量)，h為懸臂膜厚度,E為聚酰亞胺的彈性模量,g為自由落體加速度。

1.3 參數(shù)設(shè)計

由聚酰亞胺隔熱懸掛結(jié)構(gòu)的熱學(xué)和力學(xué)模型分析可知，聚酰亞胺懸臂膜的長度、寬度、厚度和數(shù)量是影響功耗和機(jī)械強(qiáng)度的關(guān)鍵參數(shù)。如果要減小聚酰亞胺懸臂膜自身的熱傳導(dǎo)，就要盡可能增大聚酰亞胺懸臂膜的長度,盡可能減小懸臂膜的截面積,然而增大懸臂膜的長度或減小截面積則會降低懸臂膜的機(jī)械強(qiáng)度,因此，需要根據(jù)實際應(yīng)用綜合考慮。

本文選用的光敏型聚酰亞胺材料,楊氏模量為2.5 GPa，導(dǎo)熱系數(shù)為0.174 W/(m·℃)，抗拉強(qiáng)度為215 MPa。綜合以上因素，設(shè)計的結(jié)構(gòu)參數(shù)如表1所示。

表1 聚酰亞胺懸掛結(jié)構(gòu)尺寸參數(shù)

1.4 ANSYS熱學(xué)仿真

由于該懸掛結(jié)構(gòu)具有軸對稱性，因此，ANSYS仿真中采用其1/4結(jié)構(gòu)進(jìn)行建模,劃分網(wǎng)格后的幾何模型如圖2所示。

圖2 懸掛結(jié)構(gòu)劃分網(wǎng)格后的有限元模型

通過在支撐框架下表面施加室溫溫度載荷(20 ℃)，在聚酰亞胺承載膜表面施加生熱率載荷模擬加熱器生熱，進(jìn)行穩(wěn)態(tài)熱分析即可獲得聚酰亞胺懸臂膜上的溫度場分布。圖3給出了加熱功率為100 mW時的溫度分布場。由圖可知,此時承載區(qū)工作溫度能夠達(dá)到105.9 ℃， 而且溫度梯度主要集中在聚酰亞胺懸臂膜上。為了更清晰地給出聚酰亞胺懸臂膜上溫度分布與加熱功率的關(guān)系，本文計算了不同加熱功率條件下的溫度場分布，并且沿圖3中聚酰亞胺懸臂膜中心軸線(黑色實線所示)的路徑提取數(shù)據(jù)，得到了不同加熱功率條件下的溫度分布曲線,如圖4所示。由圖可知,當(dāng)加熱功率不同時，承載膜區(qū)可達(dá)到不同的溫度。當(dāng)加熱功率分別為70,100,150,200,300 mW時，承載的芯片可分別達(dá)到89.6,105.8,158.8,211.7,311.3 ℃。由于仿真中尚未考慮金導(dǎo)線的熱傳導(dǎo)，因此,實際需要功耗應(yīng)該大于以上計算值。

圖3 加熱功率為100 mW時的溫度分布仿真結(jié)果

圖4 不同加熱功率條件下懸臂膜軸線上的溫度分布曲線

1.5 ANSYS力學(xué)仿真

仍然采用圖2所示的1/4結(jié)構(gòu)模型進(jìn)行力學(xué)仿真。當(dāng)在聚酰亞胺承載膜上施加力載荷時，聚酰亞胺懸臂膜受到拉伸而產(chǎn)生形變。圖5為承載膜上施加2 237.7 μN力載荷時仿真得到的應(yīng)變和應(yīng)力的仿真結(jié)果，此力載荷相當(dāng)于體積為14 mm×7 mm×1 mm的硅基芯片(芯片質(zhì)量為228.34 mg，大多數(shù)應(yīng)用中的芯片質(zhì)量不會大于此值)所產(chǎn)生的重力。由圖可知，在此重力載荷作用下，承載面的最大位移為52.05 μm，在聚酰亞胺懸臂膜兩端根部產(chǎn)生的最大應(yīng)力為3.80 MPa，遠(yuǎn)小于PI的抗拉強(qiáng)度，安全系數(shù)(抗拉強(qiáng)度與工作時最大應(yīng)力之比)為56.58，滿足應(yīng)用要求。

圖5 懸掛結(jié)構(gòu)施加一定壓力時的應(yīng)力與應(yīng)變仿真結(jié)果

采用力學(xué)模型(4)和(5)進(jìn)行理論計算，得到對于14 mm×7 mm×1 mm的硅基芯片，在2 237.7 μN的重力載荷作用下，承載面的最大位移為55.97 μm，在聚酰亞胺懸臂膜兩端根部產(chǎn)生的最大拉應(yīng)力為4.198 MPa，理論計算值與仿真結(jié)果基本一致。

2 實驗制作

實驗中采用4 in(1in=2.54 cm)N型(100)的雙面拋光硅片，硅片厚度為280～320 μm。主要的工藝流程如下:

1)硅片熱氧化，在表面生成2 μm的氧化層；

2)在硅片一面光刻，另外一面涂光刻膠保護(hù),利用BOE(buffer oxide etching)腐蝕液將沒有光刻膠保護(hù)的部分的SiO2腐蝕掉，作為之后Deep RIE的刻蝕窗口，去除光刻膠;

3)在硅片沒有圖形的一面旋涂聚酰亞胺光刻膠;

4)光刻使聚酰亞胺圖形化，最后將圖形化的聚酰亞胺在350 ℃下進(jìn)行固化;

5)在聚酰亞胺薄膜上采用Lift-off工藝制作Pt金屬薄膜加熱器、溫度傳感器，為了提高Pt與聚酰亞胺襯底的粘附性，采用了Ti作為黏著層；

6)在做好Pt加熱器、溫度傳感器的一面濺射TiW/Au,光刻并腐蝕得到Au引線和焊盤;

7)采用Deep RIE干法刻蝕技術(shù)刻蝕掉背面的硅，Deep RIE前首先進(jìn)行光刻，光刻膠和SiO2層在刻蝕過程中作為雙層掩模；

8)在BOE溶液中腐蝕掉剩余的SiO2層，最后將硅片置于丙酮中，使硅片表面的光刻膠去除干凈。

由于版圖中設(shè)計了劃片槽，在完成Deep RIE后，不需要劃片即可得到制作好的懸掛結(jié)構(gòu)單元，圖6為最后制作好的懸掛結(jié)構(gòu)的實物照片，其中左圖為懸掛結(jié)構(gòu)的整體照片，右圖分別為懸臂膜、Pt加熱器和溫度傳感器的局部放大照片。

圖6 聚酰亞胺隔熱懸掛結(jié)構(gòu)實物圖

3 測試結(jié)果和分析

為了對比懸掛結(jié)構(gòu)降低功耗的效果，實驗中還直接在與承載膜同樣面積的硅塊上制作了在同樣分布的加熱電阻器與熱敏電阻器，以測量沒有懸掛的芯片在不同溫度下功耗。圖7給出了不同溫度下懸掛結(jié)構(gòu)的理論計算結(jié)果、仿真結(jié)果、實測結(jié)果，以及沒有懸掛結(jié)構(gòu)時實測結(jié)果的對比曲線。

圖7 不同溫度下懸掛結(jié)構(gòu)的計算、仿真、實測功耗和沒有懸掛結(jié)構(gòu)時的實測功耗

由圖7可以看出:懸掛結(jié)構(gòu)的理論計算和仿真計算得到的功耗與實測的功耗比較吻合。測試結(jié)果還表明，即便沒有進(jìn)行真空封裝，聚酰亞胺隔熱懸掛結(jié)構(gòu)較沒有懸掛結(jié)構(gòu)時，也大大減小了器件的功耗。由圖7可以得到不同溫差下懸掛結(jié)構(gòu)較沒有懸掛結(jié)構(gòu)時減小的功耗為

ΔP=4.8039×ΔT(mW).

如果芯片工作在100 ℃，即溫差為80 ℃時，則減小的功耗為384.312 mW，即懸掛結(jié)構(gòu)的功耗僅為沒有懸掛結(jié)構(gòu)時功耗的36.7 %。

實際上懸掛結(jié)構(gòu)僅僅是降低了由熱傳導(dǎo)引起的功耗，對于由熱對流、熱輻射引起的功率耗散可再通過真空封裝、在封裝外殼內(nèi)表面涂金屬涂層[9]等方法予以降低。由于實驗中懸掛結(jié)構(gòu)和沒有懸掛結(jié)構(gòu)時與空氣的接觸面積近似相等，所以,近似地認(rèn)為2種結(jié)構(gòu)相同溫差下由熱對流引起的功耗是一樣的，仍然忽略熱輻射的影響，則結(jié)合理論計算公式，懸掛結(jié)構(gòu)和沒有懸掛結(jié)構(gòu)時由熱傳導(dǎo)引起的功耗隨溫差的變化如圖8所示。

圖8 不同溫差下懸掛結(jié)構(gòu)與沒有懸掛結(jié)構(gòu)的熱傳導(dǎo)功耗

圖8表明:聚酰亞胺隔熱懸掛結(jié)構(gòu)由熱傳導(dǎo)引起的功耗為沒懸掛結(jié)構(gòu)時的0.95 %，功耗降低了2個數(shù)量級。如果器件進(jìn)行真空封裝，芯片工作在100 ℃時，器件功耗可以降低到4 mW左右，因此,該懸掛結(jié)構(gòu)極大限度地減少了由熱傳導(dǎo)引起的功耗，在絕熱封裝中具有很好的應(yīng)用前景。

此外，用環(huán)氧樹脂將一個體積為14 mm×7 mm×1 mm的硅基芯片粘貼在聚酰亞胺承載膜上，樣品實物圖如圖9所示，懸掛結(jié)構(gòu)承載芯片時，仍具有較好的機(jī)械性能，從而驗證了該聚酰亞胺隔熱懸掛結(jié)構(gòu)的承載能力。

圖9 聚酰亞胺隔熱懸掛結(jié)構(gòu)承載芯片照片

4 結(jié) 論

本文設(shè)計和制作了一種聚酰亞胺隔熱懸掛結(jié)構(gòu)，并分

別從熱學(xué)、力學(xué)2個方面對該結(jié)構(gòu)進(jìn)行了理論計算與有限元仿真，介紹了聚酰亞胺隔熱懸掛結(jié)構(gòu)的MEMS工藝制作方法，最后對該懸掛結(jié)構(gòu)降低功耗的效果進(jìn)行了實驗驗證。實驗表明:聚酰亞胺隔熱懸掛結(jié)構(gòu)由熱傳導(dǎo)引起的功耗僅為沒懸掛結(jié)構(gòu)時的0.95 %，大大降低了由熱傳導(dǎo)引起的功耗，即便在沒有真空封裝的情況下，在芯片工作在100 ℃時，功耗也可降低62.3 %，同時理論和仿真結(jié)果也表明:懸掛結(jié)構(gòu)承載14 mm×7 mm×1 mm的硅基芯片，安全系數(shù)可達(dá)到56.58，具有較高的機(jī)械性能。本文提出的設(shè)計和制作方法對其他結(jié)構(gòu)的懸掛結(jié)構(gòu)也有很好的參考價值，所設(shè)計的懸掛結(jié)構(gòu)在芯片制作、絕熱封裝等領(lǐng)域都有著非常好的應(yīng)用前景。

參考文獻(xiàn):

[1] Knappe S,Schwindt P D D,Shah V,et al.A chip-scale atomic clock based on 87Rb with improved frequency stability[J].Optics Express,2005,13(4):1249-1253.

[2] Xu Lei,Li Tie,Gao Xiuli,et al.Development of a reliable micro-hotplate with low power consumption[J].IEEE Sensors Journal,2011,11(4):913-919.

[3] 劉亦敏,聶金泉,趙玉龍,等.一種微腔型PCR集成芯片的設(shè)計及其熱分析[J].傳感技術(shù)學(xué)報,2011,24(8):1092-1097.

[4] 杜曉晴,常本康.微測輻射熱計的熱隔離結(jié)構(gòu)設(shè)計[J].激光與紅外,2002,32(4):265-267.

[5] 施 芹,丁榮崢,蘇 巖,等.硅微陀螺儀器件級真空封裝[J].機(jī)械工程學(xué)報,2009,45(2):243-246.

[6] Lutwak R,Deng J,Riley W,et al.The CSAC low-power physics package[C]∥36th Annual Precise Time and Time Interval (PTTI) Meeting,Washington DC,2004：339-354.

[7] Mescher M,Lutwak R,Varghese M.An ultra-low-power physics package for a chip-scale atomic clock[J].The Draper Technology Digest,2005,10:26-31.

[8] Bao Minhang.Analysis and design principles of MEMS device-s[M].Shanghai:Elsevier,2004:52-55.

[9] Chutani R K,Galliou S,Passilly N,et al.Thermal management of fully LTCC-packaged Cs vapour cell for MEMS atomic clock[J].Sensors and Actuators A:Physical,2012,174:58-68.