趙盼盼，韓 良

（哈爾濱工業(yè)大學(xué)（威海）微電子中心，威海264209）

頻率可調(diào)的環(huán)形振蕩器設(shè)計(jì)

趙盼盼，韓 良

（哈爾濱工業(yè)大學(xué)（威海）微電子中心，威海264209）

設(shè)計(jì)和仿真了一種環(huán)形振蕩器，采用五級(jí)延遲單元輸入輸出相連接的方式產(chǎn)生振蕩頻率，延遲單元采用的是差分結(jié)構(gòu)，可以有效避免噪聲。同時(shí)對(duì)于延遲單元的尾電流源通過給予兩種不同的基準(zhǔn)電流，使得振蕩器可以產(chǎn)生兩種不同的振蕩頻率。在Smic 0.18μm工藝下進(jìn)行仿真，得到振蕩頻率分別為400KHz和250KHz，同時(shí)使得這兩種不同頻率的低電平時(shí)間相等，使其可以很好的運(yùn)用于PFM模式的升壓DC-DC轉(zhuǎn)換器中，性能滿足設(shè)定要求。

環(huán)形振蕩器；差分延遲單元；頻率可調(diào)

1 引 言

電壓模式PFM升壓DC-DC轉(zhuǎn)換器中，需要振蕩器電路來實(shí)現(xiàn)其電路脈沖頻率調(diào)制的功能。振蕩器一般可以分為L(zhǎng)C振蕩器、晶體振蕩器和環(huán)形振蕩器，這三種結(jié)構(gòu)各有優(yōu)缺點(diǎn)［1］。其中LC振蕩器一般可以產(chǎn)生較高的振蕩頻率，但是其結(jié)構(gòu)比較復(fù)雜，需要大的電感和電容，因此占用的面積較大，而且不能由標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)。晶體振蕩器精確度最高且不受溫度和電源電壓的影響，但是其成本太高，一般運(yùn)用于對(duì)頻率精確度要求很高的電路。環(huán)形振蕩器結(jié)構(gòu)比較簡(jiǎn)單，一般采用多個(gè)延遲單元輸入輸出相連，且可以用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，其芯片面積小，多用在中低頻電路中，因此環(huán)形振蕩器可以很好的運(yùn)用于電壓模式的PFM升壓DC-DC轉(zhuǎn)換器中。

環(huán)形振蕩器的基本原理是將延遲單元輸入輸出相接，在一定條件下就可以產(chǎn)生振蕩頻率，延遲單元一般主要分為單端輸入輸出和差分兩種結(jié)構(gòu)。對(duì)于單端結(jié)構(gòu)，必須是奇數(shù)個(gè)（大于等于3）延遲單元輸入輸出相接才能產(chǎn)生振蕩，單端環(huán)形振蕩器結(jié)構(gòu)如圖1所示。

圖1 單端環(huán)形振蕩器結(jié)構(gòu)

對(duì)于差分結(jié)構(gòu)，可以分為偶數(shù)級(jí)和奇數(shù)級(jí)［2］。若采用偶數(shù)級(jí)（大于等于4）延遲單元，則其中一級(jí)采用正正相接的方式，剩下的級(jí)采用正負(fù)相接的方式，該結(jié)構(gòu)原理圖如圖2所示。若采用奇數(shù)個(gè)（大于等于3）相連接，則每一級(jí)都要正負(fù)相接的方式，原理圖如圖3所示。

圖2 差分偶數(shù)級(jí)環(huán)形振蕩器結(jié)構(gòu)

圖3 差分奇數(shù)級(jí)環(huán)形振蕩器結(jié)構(gòu)

由于差分結(jié)構(gòu)的延遲單元相對(duì)于單端來說，具有抗噪聲能力強(qiáng)，頻率穩(wěn)定的特點(diǎn)，所以采用差分結(jié)構(gòu)作為延遲單元組成環(huán)形振蕩器。

2 延遲單元電路設(shè)計(jì)

采用五級(jí)差分結(jié)構(gòu)的延遲單元構(gòu)成環(huán)形振蕩器，結(jié)構(gòu)如圖3所示。差分結(jié)構(gòu)延遲單元大體可以分為電阻負(fù)載型、二極管負(fù)載型、電流源負(fù)載型、反饋信號(hào)控制型等多種結(jié)構(gòu)［3］，每種結(jié)構(gòu)的延遲時(shí)間都與電容充放電的路徑有關(guān)。采用一種附加了電流源的二極管連接的差分結(jié)構(gòu)作為延遲單元［4］，電路結(jié)構(gòu)如圖4所示。

圖4 附加電流源的二極管連接的差分延遲單元

圖4中M1、M2管是差分結(jié)構(gòu)的輸入差動(dòng)對(duì)管，M0管是用NMOS管組成的尾電流源，就是通過控制尾電流源中的電流不同實(shí)現(xiàn)頻率可調(diào)的。M3、M4管是二極管連接的負(fù)載結(jié)構(gòu)，M5、M6管是與之對(duì)應(yīng)的附加電流源結(jié)構(gòu)，這樣做的目的是為了提高電路的電壓增益和抗干擾能力，輸入晶體管的偏置電流一部分可以由PMOS電流源提供，那么流過二極管負(fù)載M3、M4管的電流就降低了。對(duì)于給定的柵源電壓，相當(dāng)于把晶體管的跨導(dǎo)降低了，所以電路的增益就增加了。

圖4中差分延遲單元的延遲時(shí)間td與電路中的尾電流I、負(fù)載電容CL以及輸出電壓變化量ΔV的關(guān)系可以寫成［5］：

由（1）可以看出延遲時(shí)間和尾電流源成反比，尾電流越大，延遲時(shí)間越小，振蕩頻率就越大，通過給尾電流源提供不同的電流，使得延遲時(shí)間不同，進(jìn)而可以產(chǎn)生可調(diào)的振蕩頻率。

3 頻率可調(diào)的實(shí)現(xiàn)

電壓模式PFM升壓DC-DC轉(zhuǎn)換器的設(shè)計(jì)中，由于采用的是脈沖頻率調(diào)制（PFM）的方法，因此就需要調(diào)節(jié)控制電路中振蕩器的頻率實(shí)現(xiàn)對(duì)輸出電壓的調(diào)節(jié)作用。調(diào)節(jié)振蕩器頻率則一般通過振蕩器產(chǎn)生兩種不同頻率的方法來實(shí)現(xiàn)，這就要求振蕩器在不同的控制信號(hào)下能產(chǎn)生兩種頻率的振蕩。

在現(xiàn)有文獻(xiàn)中，兩種頻率振蕩器的設(shè)計(jì)都是通過環(huán)形振蕩器在不同控制信號(hào)下充放電路徑不同來實(shí)現(xiàn)的。如電子科技大學(xué)石剛同學(xué)在其碩士論文《一種PFM升壓型DC／DC的設(shè)計(jì)研究》中所述的頻率可調(diào)的環(huán)形振蕩器如圖5所示［6］。

圖5中可以看出，環(huán)形振蕩器采用的是單端輸入輸出結(jié)構(gòu)的延遲單元?？刂菩盘?hào)為COMP1，在其為低電平時(shí)，管子M3關(guān)閉，則電源電壓只能通過管子M1對(duì)電容C2進(jìn)行充電，此時(shí)得到一種振蕩頻率；當(dāng)控制信號(hào)COMP1為高電平時(shí)，管子M3開啟，則電源電壓可以通過管子M1和管子M2、MP3一起對(duì)電容C2充電，則此時(shí)充電電流增大，延遲單元的延遲時(shí)間變小，頻率上升。電路就是通過這種方式實(shí)現(xiàn)環(huán)形振蕩器頻率可調(diào)的。

設(shè)計(jì)了一種區(qū)別于上述結(jié)構(gòu)的頻率可調(diào)的環(huán)形振蕩器。延遲單元采用的是差分結(jié)構(gòu)，通過在不同的控制信號(hào)下，給予差分延遲單元的尾電流源提供不同的電流來實(shí)現(xiàn)頻率可調(diào)。差分延遲單元中尾電流源和PMOS負(fù)載電流源都需要合適的偏置電壓來滿足正常工作，設(shè)計(jì)的偏置電路是全文的核心，這個(gè)偏置電路既可以產(chǎn)生合適的偏置電壓使差分延遲單元正常工作，又能在不同控制信號(hào)下提供不同的偏置電流實(shí)現(xiàn)頻率可調(diào)功能，電路如圖6所示。

圖5 現(xiàn)有文獻(xiàn)中采用的頻率可調(diào)環(huán)形振蕩器結(jié)構(gòu)

圖6 差分延遲單元偏置電路圖

圖6中管子M1、M2、M3、M4和電阻R組成與電源無關(guān)的電流偏置電路，其中M3、M4管的寬長(zhǎng)比相同，M2管的寬長(zhǎng)比是M1管寬長(zhǎng)比的K倍，得到的電流是一個(gè)與電源電壓無關(guān)的量［7］。

M5管和M6管具有不同的寬長(zhǎng)比，進(jìn)而可以復(fù)制M4中電流產(chǎn)生不同電流。M7、M8管是起到選擇作用的器件，控制信號(hào)Vctrl來自于比較器輸出，作用于管M7、M8的柵極。

當(dāng)控制信號(hào)Vctrl為高電平時(shí)，管M7導(dǎo)通，管M8關(guān)閉，此時(shí)M5管的電流流向M9管產(chǎn)生偏置電壓和電流。當(dāng)控制信號(hào)Vctrl為低電平時(shí)，管M8導(dǎo)通，管M7關(guān)閉，此時(shí)M6管的電流流向M9管產(chǎn)生偏置電壓和電流。差分延遲單元尾電流源復(fù)制M9管中電流，因?yàn)楣茏覯5、M6的寬長(zhǎng)比不同，所以電流就不同，進(jìn)而使得延遲單元中尾電流源的電流不同，起到產(chǎn)生不同頻率的作用。下面以電流變小為例講述如何產(chǎn)生兩種頻率，當(dāng)控制信號(hào)Vctrl為低電平時(shí)，M6管中電流會(huì)流到管子M9中，此電流相比于M5管中電流變小，差分延遲單元尾電流源電流也隨之減小，同時(shí)流過管子M10的電流也變小，使得偏置電壓Vb1增大，尾電流源減小和偏置電壓的增大都會(huì)使得延遲時(shí)間上升，進(jìn)而使得振蕩頻率降低，電路就可以產(chǎn)生兩種不同的振蕩頻率。

相比于已有的頻率可調(diào)的環(huán)形振蕩器，設(shè)計(jì)的環(huán)形振蕩器結(jié)構(gòu)簡(jiǎn)單，頻率方便可調(diào)，頻率精確度高，可以很好的得到所需的振蕩頻率，運(yùn)用于電壓模式的PFM升壓DC-DC轉(zhuǎn)換器中。

4 整形電路設(shè)計(jì)

由于環(huán)形振蕩器輸出的電壓不能達(dá)到全擺幅和較快的上升，在環(huán)形振蕩器后面加入施密特觸發(fā)器進(jìn)行濾波和整形，施密特觸發(fā)器的結(jié)構(gòu)如下圖7所示［8］。

圖7 施密特觸發(fā)器結(jié)構(gòu)

設(shè)計(jì)的振蕩器要用于電壓模式PFM升壓DC-DC轉(zhuǎn)換器中，為了實(shí)現(xiàn)脈沖頻率調(diào)制的作用，需要振蕩器產(chǎn)生的兩個(gè)頻率的低電平時(shí)間相同，在周期不同的情況下進(jìn)而占空比不同實(shí)現(xiàn)頻率調(diào)節(jié)作用，合理設(shè)計(jì)施密特觸發(fā)器的寬長(zhǎng)比就能滿足上述要求。

5 仿真結(jié)果及分析

為了更好的驗(yàn)證上文分析，將電路在Smic 0.18μm工藝下進(jìn)行設(shè)計(jì)和仿真。環(huán)形振蕩器不需要輸入，但需要操作電壓使其發(fā)生振蕩。

當(dāng)控制信號(hào)Vctrl為高電平時(shí)，電路的仿真結(jié)果如圖8所示，可以看出周期為2.5μs，即振蕩頻率為400KHz，低電平的時(shí)間是1.1μs，高電平的占空比為56%；當(dāng)控制信號(hào)Vctrl為低電平時(shí)，電路的仿真結(jié)果如圖9所示，周期為4.0μs，即振蕩頻率為250KHz，低電平的時(shí)間也是1.1μs，高電平占空比為72.5%。

圖8 當(dāng)控制信號(hào)Vctrl為高電平時(shí)電路的仿真結(jié)果

圖9 當(dāng)控制信號(hào)Vctrl為低電平時(shí)電路的仿真結(jié)果

6 結(jié)束語(yǔ)

設(shè)計(jì)了一款可以產(chǎn)生兩種頻率的環(huán)形振蕩器，延遲單元采用差分結(jié)構(gòu)，可以有效避免噪聲和干擾。通過設(shè)計(jì)偏置電路給予控制信號(hào)，使得在不同控制信號(hào)下能給延遲單元尾電流源提供不同的電流，進(jìn)而產(chǎn)生兩種頻率。該電路準(zhǔn)確度高，易于控制，可以很好的用于PFM模式的DC-DC轉(zhuǎn)換器中。

［1］胡喬.低壓低功耗頻率可調(diào)振蕩器電路設(shè)計(jì)及仿真［D］.成都：電子科技大學(xué)，2011.

［2］程夢(mèng)璋，景為平.CMOS環(huán)型壓控振蕩器的設(shè)計(jì)［J］.電子科技大學(xué)學(xué)報(bào)，2009，38（2）：305-308.

［3］Roland E.Best Phase-Locked Loops Design，Simulation，and Applications（Fifth Edition）［M］.北京：清華大學(xué)出版社，2007.

［4］拉扎維，陳貴燦，等譯.模擬CMOS集成電路設(shè)計(jì)［M］.西安：西安交通大學(xué)出版社，2002.

［5］Krishnakumar Sundarensan.A Process and Temperature Com-pensation in7-MHz CMOSClock Oscillator［J］.IEEE JSSC，2006，l41（2）：433-442.

［6］石剛.一種PFM升壓型DC／DC的設(shè)計(jì)研究［D］.成都：電子科技大學(xué)，2006.

［7］Mahdi Parvize，Amir Khodabakhsh，A Nabavi.Lowpower high-tuning range CMOS ring oscillator VCOs［J］.IEEE International Conference，2008：40-44.

［8］EKEN Y A E，UYEMUR A.A 5.9GHz voltagecontrolled ring oscillator in 0.18μm CMOS［J］.IEEE Jof Solid-State Circuits，2004，39（1）：230-233.

Design on Frequency Adjustable Ring Oscillator

ZHAO Pan-pan，HAN Liang
（Microelectronics Center，Harbin Institute of Technology，Weihai264209，China）

A ring oscillator is designed and simulated in this paper.The five delay unit，using input／outputmethod to generate the oscillation frequency，uses a differential structure to effectively avoid noise.At the same time，two unused reference current ismade for the delay unit tail current source tomake the oscillator generate two different oscillation frequencies.By the process simulation of Smic 0.18μm，the oscillation frequencies of 400KHz and 250KHz are obtained respectively，meanwhile the equal low level time in different frequencies is achieved，which can be well used in PFM mode boost DC-DC converter，and the performance can meet the requirements.

Ring oscillator；Differential delay unit；Adjustable frequency

10.3969／j.issn.1002-2279.2014.04.003

TN4

：A

：1002-2279（2014）04-0008-04

趙盼盼（1989-），女，山東濱州人，工學(xué)碩士，主研方向：模擬集成電路設(shè)計(jì)。

2013-12-16