周洪敏，張 瑛，丁可柯

南京郵電大學(xué) 電子科學(xué)與工程學(xué)院，南京 210046

5.8 GHz 0.18 μmCMOS低噪聲放大器的設(shè)計(jì)

周洪敏，張 瑛，丁可柯

南京郵電大學(xué) 電子科學(xué)與工程學(xué)院，南京 210046

1 引言

近些年來，隨著無線通信技術(shù)的迅猛發(fā)展，高集成度、小型化和低功耗成為了無線通信的重要特征和需要。由于CMOS器件具有功耗低且集成度高的優(yōu)點(diǎn)，CMOS技術(shù)正越來越多地應(yīng)用于無線射頻收發(fā)芯片的設(shè)計(jì)。低噪聲放大器（LNA）是無線接收機(jī)前端的關(guān)鍵模塊，它需要滿足以下要求：具有低的噪聲系數(shù)以提高接收機(jī)的靈敏度；具有足夠的增益以抑制后級(jí)電路的噪聲對(duì)系統(tǒng)的影響；要求有一定的線性度，以保證接收到的射頻信號(hào)不失真；為了避免能量損失和對(duì)天線的反射干擾，LNA的輸入阻抗應(yīng)該與前端源阻抗匹配；具有較低的功耗[1]。在實(shí)際設(shè)計(jì)中，這些性能指標(biāo)會(huì)相互牽制相互影響，所以在設(shè)計(jì)過程中要對(duì)這些性能指標(biāo)進(jìn)行折衷處理[2]。

2 電路設(shè)計(jì)與優(yōu)化

2.1 電路結(jié)構(gòu)分析

基于CMOS工藝的低噪聲放大器設(shè)計(jì)一般采用經(jīng)典的共源共柵源級(jí)電感負(fù)反饋結(jié)構(gòu)[3]，基于這種結(jié)構(gòu)本文設(shè)計(jì)了一種工作頻率為5.8 GHz的CMOS低噪聲放大器如圖1所示，M1是放大管，Lg、Ls與放大管一起實(shí)現(xiàn)輸入阻抗匹配，并將輸入功率信號(hào)轉(zhuǎn)化為電流信號(hào)，利用源級(jí)電感Ls來得到一個(gè)具有正實(shí)部的輸入阻抗，并可以在功耗受限的情況下得到較優(yōu)的噪聲性能。M2是Cascode管，用于減少共源管M1的Miller效應(yīng)和有限輸出阻抗對(duì)放大器性能的影響，并提供良好的反向隔離性[4]。

圖1 5.8 GHzLNA拓?fù)浣Y(jié)構(gòu)

2.2 功耗約束下的噪聲分析及最佳MOS管寬度選擇

此結(jié)構(gòu)LNA的噪聲主要來源于輸入回路放大管M1的高頻噪聲，而對(duì)于MOSFET噪聲模型主要包含兩個(gè)噪聲源，即漏極電流噪聲和柵極電流噪聲[5]。NMOS LNA輸入回路的噪聲模型如圖2所示。

圖2 LNA噪聲小信號(hào)等效電路

其中均方漏電流噪聲為：

柵電流噪聲為：

式中：

這兩種噪聲電流之間存在一定的相關(guān)性，其相關(guān)系數(shù)c如式（4）所示：

由經(jīng)典的噪聲理論可推導(dǎo)出噪聲系數(shù)的表達(dá)式為[6]：

在式（1）～（9）中，k是波爾茲曼常數(shù)，T 是絕對(duì)溫度，gd0表示漏源電壓為零時(shí)的導(dǎo)納，ωT為MOS管的截止頻率，ω為工作頻率，δ和γ是與工藝相關(guān)的噪聲參數(shù)，且δ=2γ。在TSMC 0.18 μm射頻工藝中 γ約為1.68。

2.3 輸入匹配電路設(shè)計(jì)

由圖1可知，該結(jié)構(gòu)的共源級(jí)電路小信號(hào)模型如圖3所示。

圖3 共源級(jí)電路小信號(hào)模型

由圖3可知，該結(jié)構(gòu)的輸入阻抗為[7]：

輸入電路諧振時(shí)：

在一定的偏置和器件尺寸條件下，選取適當(dāng)?shù)腖s使得輸入阻抗50 Ω，即可實(shí)現(xiàn)輸入端的阻抗匹配。

2.4 級(jí)間匹配電路設(shè)計(jì)

在圖1所示的電路中，電感Lm和電容Cm用于完成級(jí)間的阻抗匹配。從圖1可知，如果在M1管和M2管之間不加電感Lm和電容Cm，讓M1管的漏極與M2管的源級(jí)直接相連，那么晶體管M1的輸出等效阻抗為：

由此可見，M1的輸出阻抗和M2的輸入阻抗都是呈現(xiàn)容性[8]，兩級(jí)之間沒有形成共軛匹配，為了達(dá)到最大的功率傳輸和最優(yōu)的噪聲系數(shù)，文獻(xiàn)[8]在兩級(jí)之間串聯(lián)了一個(gè)電感，但是電感值通常都是非常大的。為了減小芯片面積，還有一種方法是使用一個(gè)并聯(lián)的LC網(wǎng)絡(luò)來代替大電感[9]。圖4是LC并聯(lián)網(wǎng)絡(luò)及其等效電路，為推導(dǎo)的方便將電感模型等效為一個(gè)理想的電感Lm和理想電阻Rm的串聯(lián)。這個(gè)LC并聯(lián)網(wǎng)絡(luò)的等效阻抗為：

式中ωm是LC并聯(lián)網(wǎng)絡(luò)的諧振頻率，ω為電路的工作頻率，從 L1和 R1的表達(dá)式可知，當(dāng) 0＜1-(ω/ωm)2＜1時(shí)，這個(gè)小的LC并聯(lián)網(wǎng)絡(luò)可以產(chǎn)生一個(gè)大的電感。

圖4 LC并聯(lián)網(wǎng)絡(luò)及其等效電路

2.5 穩(wěn)定性分析

穩(wěn)定性是LNA的一個(gè)重要的性能指標(biāo)。在放大器的設(shè)計(jì)中，必須保證放大器的穩(wěn)定性，否則放大器在一定條件的激勵(lì)下有可能會(huì)出現(xiàn)自激現(xiàn)象。對(duì)一個(gè)放大器的二端口網(wǎng)絡(luò)來說，絕對(duì)穩(wěn)定條件用穩(wěn)定因子K來描述[10]：

要使得LNA絕對(duì)穩(wěn)定，必須保證K大于1。

3 電路實(shí)現(xiàn)與仿真結(jié)果

3.1 電路實(shí)現(xiàn)及關(guān)鍵參數(shù)的選取

基于以上分析所完成的LNA電路如圖1所示。M3和R2組成LNA的偏置電路，電源電壓、電阻 R1和 M3的柵源電壓決定了M3的工作電流，晶體管M3與M1形成電流鏡。為了使偏置電路的附加功耗減到最小，將M3的柵寬取為M1柵寬的十分之一。電阻R2選擇得足夠大，以減少偏置電路對(duì)交流信號(hào)通路的影響。

由以上分析可知，在有功耗約束的情況下，晶體管的最優(yōu)器件寬度的計(jì)算公式如式（8）所示，首先利用公式（8）計(jì)算出晶體管的最優(yōu)器件寬度。然后根據(jù)公式（11）、（12）可計(jì)算出 Ls和 Lg的值。

在完成上述關(guān)鍵參數(shù)的選取后，再對(duì)Lm和Cm進(jìn)行優(yōu)化。在進(jìn)行Lm和Cm的優(yōu)化過程中，主要圍繞獲得最大正向功率增益和最小噪聲系數(shù)進(jìn)行選取。由于密勒效應(yīng)的影響，輸入匹配會(huì)受到級(jí)間匹配元件的影響，所以需要反復(fù)調(diào)整各元器件的值以達(dá)到良好的匹配。

3.2 仿真結(jié)果

設(shè)計(jì)采用TSMC0.18 μmCMOS射頻工藝，在Cadence軟件環(huán)境下完成電路各項(xiàng)性能指標(biāo)的仿真。在1.5 V工作電壓下，電路的靜態(tài)功耗為12.7 mW，中心工作頻率為5.8 GHz。仿真結(jié)果如下。

（1）S參數(shù)：S參數(shù)隨頻率的變化如圖5所示。在中心頻率5.8 GHz處，輸入反射系數(shù)S11=-12.15 dB，輸出反射系數(shù)S22=-20.03 dB，說明實(shí)現(xiàn)了比較好的輸入輸出匹配，功率增益S21=10.3 dB，具有足夠的增益，反向隔離度S12=-16 dB，具有比較好的隔離度。

圖5 LNA的S參數(shù)特性

（2）噪聲性能分析：噪聲系數(shù)和最小噪聲系數(shù)隨頻率的變化如圖6所示，在中心頻率5.8 GHz處，噪聲系數(shù)NF=2.312 dB，具有較低的噪聲系數(shù)。

（3）線性度：由圖7可知，在中心頻率5.8 GHz處，該LNA的輸入1 dB壓縮點(diǎn)為-12.522 5 dBm，具有較好的線性度。

（4）穩(wěn)定性：本文對(duì)放大器的穩(wěn)定因子Kf進(jìn)行了仿真，如圖8所示，由仿真結(jié)果可以看出Kf始終大于1， LNA處于無條件穩(wěn)定。

圖6 LNA的噪聲系數(shù)特性

圖7 1 dB壓縮點(diǎn)

圖8 穩(wěn)定性

表1給出了本文設(shè)計(jì)的LNA電路的性能指標(biāo)，并與已發(fā)表的文獻(xiàn)中的LNA電路進(jìn)行了比較?？梢钥闯觯谙嗤墓に嚭拖鄳?yīng)的頻率下，本文設(shè)計(jì)實(shí)現(xiàn)了增益、噪聲系數(shù)和線性度間的折衷。

表1 LNA性能比較

4 總結(jié)

基于0.18 μmCMOS工藝設(shè)計(jì)了一個(gè)頻率為5.8 GHz的LNA，從噪聲系數(shù)、阻抗匹配以及級(jí)間匹配等方面對(duì)電路的性能進(jìn)行了優(yōu)化。與傳統(tǒng)的共源共柵結(jié)構(gòu)相比，該電路在兩級(jí)之間增加了級(jí)間匹配網(wǎng)絡(luò)，獲得了良好的增益、噪聲系數(shù)以及線性度。

[1]劉萌萌，張盛，王碩，等.一種CMOS超寬帶LNA的優(yōu)化設(shè)計(jì)方法[J].電子學(xué)報(bào)，2009，37（5）：1082-1086.

[2]Goo J S，Ahn H T，Ladwig D J，et al.A noise optimization technique forintegrated low noise amplifiers[J]. IEEE Journal of Solid State Circuits，2002，37（8）：994-1002.

[3]Shaeffer D K，Lee T H.A 1.5 V 1.5 GHz CMOS low noise amplifier[J].IEEE Journal of Solid State Circuits，1997，32（5）：745-759.

[4]Ismail A，Abidi A.A 3 to 10 GHz LNA using a wideband LC-ladder matching network[J].IEEE Journal of Solid State Circuits，2004，39（12）：2269-2277.

[5]遲保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京：清華大學(xué)出版社，2006.

[6]Lee T H.CMOS射頻集成電路設(shè)計(jì)[M].余志平，譯.北京：電子工業(yè)出版社，2006.

[7]Shameli A，Heydari P.Ultra-low power RFIC design using moderately inverted MOSFETs’：an analytical/experimental study[C]//Proceedings of the IEEE Radio Frequency Integrated Circuits Symposium（RFIC’06），2006.

[8]Zhang C，Huang D Q，Lou D W.Optimizations of cascode MOS low noise amplifier using inter-stage matching network[C]//IEEE Conf Elec Dev and Sol Sta Circ，Hong Kong，China，2003：465-468.

[9]Mou S X，Ma J G，Seng Y K，et al.A modified architecture used for input matching in CMOS low noise amplifiers[J].IEEE Transactions on Circuits and Systems，2005，52（11）：784-788.

[10]Radic J，Djugova A.Videnovic-Misic M.A 2.4 GHz highgain low noise amplifier[C]//InternationalSymposium on Signals，Circuits and Systems.Iasi：IEEE，2009：1-4.

[11]楊波，周盛華，王科平，等.應(yīng)用于802.11a的5.8 GHz CMOS LNA設(shè)計(jì)[J].長春理工大學(xué)學(xué)報(bào)：自然科學(xué)版，2008，31（4）：91-93.

[12]Li X，Shekhar S，Allstot D J.Gm-boosted common-gate LNA and differential colpitts VCO/QVCO in 0.18 μm CMOS[J].IEEE Journal of Solid-State Circuits，2005，40（12）：2609-2619.

[13]El-Gamal M N，Lee K H，Tsang T K.Very low-voltage（0.8 V）CMOS receiver frontend for 5 GHz RF applications[J].IEE Proceedings of Circuits Devices Systems，2002，149（56）：355-362.

[14]Wang Y S，Lu L H.5.7-GHz low-power variable gain LNA in 0.18 μm CMOS[J].Electronics Letters，2005，41（2）：66-68.

[15]艾學(xué)松，孫玲，施佺.應(yīng)用于DSRC系統(tǒng)的5.8 GHz CMOS LNA設(shè)計(jì)[J].電路與系統(tǒng)報(bào)，2012，17（3）：134-138.

ZHOU Hongmin,ZHANG Ying,DING Keke

College of Electronics Science and Engineering,Nanjing University of Posts and Telecommunications,Nanjing 210046,China

Based on TSMC 0.18 μm CMOS technology,a novel circuit topology for a CMOS Low-Noise-Amplifier（LNA）is presented in this paper.In this circuit,a cascode topology with inter-stage matching network is designed at the frequency of 5.8 GHz.Choosing a inter-stage matching network presents lower power dissipation while achieving reasonable power gain.In order to save the chip area,a LC network is used instead of the large inductor.The simulation results show the forward gain（S21）is about 10.3 dB,as well as less than － 16 dB isolation（S12）while operating at 5.8 GHz.The input impedance（S11）and the output impedance（S22）also represent good performance.In addition,the minimum noise figure and signal linearity performance are quite good.It consumes only 12.7 mW under a 1.5 V voltage supply.

low noise amplifier;CMOS;noise figure;linearity

基于0.18 μm CMOS工藝，設(shè)計(jì)了一個(gè)新型的低噪聲放大器。在該放大器中，采用帶有級(jí)間匹配的共源共柵結(jié)構(gòu)。采用級(jí)間匹配結(jié)構(gòu)實(shí)現(xiàn)了低功耗高增益。為了降低芯片面積，使用LC并聯(lián)網(wǎng)絡(luò)代替?zhèn)鹘y(tǒng)的大電感。仿真結(jié)果表明，在5.8 GHz的工作頻率下，功率增益大約為10.3 dB，而反向隔離度低于－16 dB。同時(shí)具有比較好的輸入輸出匹配。除此之外，還獲得了比較小的最小噪聲系數(shù)和比較好的線性度。在1.5 V的供電電壓下，電路的靜態(tài)功耗為12.7 mW。

低噪聲放大器；CMOS；噪聲系數(shù)；線性度

A

TN4

10.3778/j.issn.1002-8331.1312-0173

ZHOU Hongmin,ZHANG Ying,DING Keke.Design of 5.8 GHz 0.18 μm CMOS low noise amplifier.Computer Engineering and Applications,2014,50（23）：61-64.

國家自然科學(xué)基金青年科學(xué)基金（No.61106021）；江蘇省高校自然科學(xué)基金（No.11KJB510019）；南京郵電大學(xué)青藍(lán)工程基金（No.NY210037）。

周洪敏（1978—），女，講師，研究方向?yàn)樯漕l集成電路設(shè)計(jì)。E-mail：zhouhm@njupt.edu.cn

2013-12-13

2014-03-18

1002-8331（2014）23-0061-04

CNKI網(wǎng)絡(luò)優(yōu)先出版：2014-04-29,http://www.cnki.net/kcms/doi/10.3778/j.issn.1002-8331.1312-0173.html