崔斌

（中國電子科技集團(tuán)公司第二十研究所, 西安 710068）

由于對(duì)老舊設(shè)備改造需對(duì)自動(dòng)艦炮進(jìn)行手動(dòng)控制設(shè)計(jì)，設(shè)計(jì)是在保留原艦手動(dòng)瞄具基礎(chǔ)上進(jìn)行。即，當(dāng)在瞄具工作狀態(tài)時(shí)，可以對(duì)艦炮進(jìn)行完全操控，但該型艦炮為全自動(dòng)數(shù)字接口艦炮，所以需要設(shè)計(jì)接口轉(zhuǎn)換電路，進(jìn)行數(shù)據(jù)轉(zhuǎn)換，將控制信息發(fā)送至艦炮，同時(shí)能將艦炮的一些狀態(tài)信息回告顯示。

1 系統(tǒng)組成

手動(dòng)控制主要有三部分組成：

瞄具操作手柄——原艦舊有設(shè)備，用于發(fā)送射擊與方位、高低角度模擬信號(hào)；

顯示控制箱——用于發(fā)送艦炮的一些基本開關(guān)信號(hào)，并能將艦炮的一些狀態(tài)顯示；

數(shù)據(jù)接口板——用于進(jìn)行數(shù)據(jù)的模數(shù)轉(zhuǎn)換、與計(jì)算機(jī)進(jìn)行數(shù)據(jù)交互、控制信號(hào)的切換；其組成框圖見圖1。

2 詳細(xì)設(shè)計(jì)

2.1 數(shù)據(jù)接口板設(shè)計(jì)

數(shù)據(jù)接口板為該系統(tǒng)的關(guān)鍵部分，其核心則采用 Altera公司的 MAXII系列的 EPM2210F256I5 CPLD芯片，該芯片功耗低、接口豐富，使用方便，是應(yīng)用廣泛的數(shù)字器件。其接口分為外部接口與內(nèi)部接口。

外部接口共有三個(gè)部分。

（1）由艦炮送來的架位、余彈、狀態(tài)等數(shù)據(jù)，該數(shù)據(jù)通過同步串口發(fā)送至顯示控制箱，串口發(fā)送模塊則采用 Maxim公司的 MAX3468ESA串口芯片，串行數(shù)據(jù)（RS422）為160bits的串行數(shù)據(jù)（瞄具舷角架位、瞄具仰角架位、余彈數(shù)），同步串行數(shù)據(jù)傳輸接口時(shí)序見圖2。

傳輸采用的是非標(biāo)準(zhǔn)的同步串口進(jìn)行數(shù)據(jù)傳輸，用clkout信號(hào)的低電平作為數(shù)據(jù)傳輸?shù)钠鹗紭?biāo)示，當(dāng)clkout信號(hào)被再次至高時(shí)則開始數(shù)據(jù)傳輸。

圖1 手動(dòng)控制系統(tǒng)組成圖

圖2 同步時(shí)序圖

圖3 INH信號(hào)檢測時(shí)序圖

（2）ADC接口，由瞄具發(fā)送的方位、高低角度信號(hào)經(jīng)過A/D采樣后，送入CPLD。CPLD將ADC送來的14位并行數(shù)據(jù)轉(zhuǎn)換為16位，低14位有效。再將16位并為32位，通過32位I/O總線傳入PCI橋片。

模數(shù)轉(zhuǎn)換部分則采用的是14位旋轉(zhuǎn)變壓器-數(shù)字轉(zhuǎn)換器（RDC）用于將瞄準(zhǔn)具發(fā)送的方位與高低角度變?yōu)閿?shù)字量。該模塊采用 32線雙列直插金屬外殼封裝，體積小、重量輕、可靠性高、抗干擾能力強(qiáng)。CPLD通過對(duì)該芯片的INH管腳的控制，方便的進(jìn)行數(shù)據(jù)的讀取。當(dāng)需進(jìn)行數(shù)據(jù)傳輸時(shí)，計(jì)算機(jī)可向INH發(fā)一個(gè)邏輯低電平，從而阻止了鎖存器的刷新。當(dāng)INH端被置于低電平并延遲600ns后數(shù)據(jù)穩(wěn)定，可讀取數(shù)據(jù)，讀取完畢，則釋放INH，使其為高電平，刷新鎖存器，時(shí)序圖如圖3所示。

（3）外圍TTL控制電平。顯示控制箱發(fā)送控制、選擇等信號(hào)通過I/O口送入CPLD,CPLD再將這些信號(hào)鎖存，通過引腳分別送出去。

內(nèi)部接口主要由兩部分組成。

（1）PCI橋片與CPLD芯片之間的I/O或存儲(chǔ)器操作。PCI9054的本地總線端共有三總不同的本地總線接口類型，分別為：M模式、J模式、C模式，其分別適合于不同的本地總線邏輯控制端，配置模式見表 1。M 模式是針對(duì)芯片 MPC850和MPC860設(shè)計(jì)的；J模式地址線與數(shù)據(jù)線復(fù)用，嚴(yán)格效仿PCI總線協(xié)議，適合沒有本地端主設(shè)備的情況，完全由PCI總線控制；C模式數(shù)據(jù)線與地址線分開使用，本地時(shí)鐘與總線時(shí)鐘異步，使用較為廣泛，故本接口板設(shè)計(jì)采用的是C模式，這可以通過PCI9054的管腳MODE[1:0]來設(shè)置。

表1 PCI9054模式配置

圖4 PCI從模式寫時(shí)序（32位本地地址）

CPLD的任務(wù)即是在CPCI總線發(fā)起的讀寫操作后，對(duì)PCI9054產(chǎn)生的本地總線時(shí)序進(jìn)行響應(yīng)。即當(dāng) LHOLD（本地總線保持申請(qǐng)）有效后，將LHODA（本地總線保持響應(yīng)）拉高作為應(yīng)答，然后再根據(jù)ADS#有效時(shí)的32位本地地址和讀寫信號(hào)判斷當(dāng)前操作的目標(biāo)寄存器，并將相應(yīng)寄存器的數(shù)據(jù)鎖存到32位本地?cái)?shù)據(jù)總線上，寫時(shí)序如圖4所示。讀時(shí)序與寫時(shí)序類似，需將LW/R#信號(hào)置為地電平。部分代碼如下：

（2）PCI橋片與EEPROM間的設(shè)備數(shù)據(jù)引導(dǎo)接口。PCI9054提供三個(gè)引腳EECS、EESK、EESD與EEPROM的CS、SK、DI、DO相連，EEPROM的配置連接方法如圖5所示，其中EEPROM采用的是MICROCHIP公司的93AA56B。

圖5 EEPROM原理圖

該接口是I2C總線，EEPROM將PCI設(shè)備的配置信息通過I2C總線送入PCI橋片，PCI橋片再將該信息通過PCI總線送給CPU，實(shí)現(xiàn)對(duì)PCI設(shè)備的配置，配置PCI配置寄存器主要是填寫生產(chǎn)ID號(hào)、器件ID號(hào)等，對(duì)于PCI9054這些都是固定的，可以在PCI9054數(shù)據(jù)手冊中查到。本地配置寄存器的配置是對(duì)本地地址空間及本地總線屬性的配置，配置要根據(jù)實(shí)際開發(fā)需要進(jìn)行，配置完成后，在主機(jī)CPU要訪問本地地址空間時(shí)，可能給出對(duì)應(yīng)的PCI總線地址。

在計(jì)算機(jī)加電自檢期間，PCI總線的RST#信號(hào)復(fù)位，PCI9054內(nèi)部寄存器的默認(rèn)值作為回應(yīng)，PCI9054輸出本地 LRESET#信號(hào)并檢測串行EEPROM，若EEPROM中的前33個(gè)比特不全為1，那么PCI9054確定串行EEPROM非空，用戶可以通過向9054的寄存器CNTRL的29位寫1來加載EEPROM的內(nèi)容到PCI9054的內(nèi)部寄存器。

板卡上的切換單元?jiǎng)t是由一組繼電器組成，用于對(duì)火控臺(tái)和瞄具之間的控制信號(hào)線路選通。

在接口板上，射擊電路也是重點(diǎn)之一，出于安全性的考慮，射擊電路采取三重保護(hù)措施。射擊時(shí)，需要瞄具上兩個(gè)擊發(fā)按鍵同時(shí)按下時(shí)，接口板才會(huì)采集到擊發(fā)信號(hào)，同時(shí)接口板CPLD會(huì)判斷此時(shí)是否接收到計(jì)算機(jī)發(fā)出的射擊允許命令，若無則不會(huì)產(chǎn)生射擊信號(hào)脈沖電平，若有則產(chǎn)生射擊脈沖。此時(shí)，只有在射擊保險(xiǎn)打開狀態(tài)下，艦炮才會(huì)收到該脈沖信號(hào)。

2.2 顯示控制箱設(shè)計(jì)

顯示控制箱則由顯示板、指示燈、開關(guān)組成，顯示板用于顯示艦炮的當(dāng)前架位與余彈數(shù)。其原理圖如6所示。

艦炮的架位、余彈、狀態(tài)信息通過串口發(fā)送至顯示板中 CPLD，CPLD譯碼后將架位、余彈顯示在數(shù)碼管上，狀態(tài)信息則通過面板指示燈來表示。

由于該操控箱是安裝在船艙外，外界條件惡劣，故對(duì)設(shè)備的防護(hù)等級(jí)和防腐性要求很高，因此本設(shè)計(jì)中操控箱體選用防護(hù)等級(jí)為 IP66的不銹鋼箱體作為外機(jī)箱。其內(nèi)部裝一個(gè)內(nèi)門、內(nèi)門框、門制動(dòng)器。所有操作開關(guān)及按鍵指示燈均安裝在內(nèi)門上。

圖6 顯示板原理示意圖

3 總結(jié)

本文描述了一種用瞄具對(duì)艦炮的手動(dòng)控制的設(shè)計(jì)方法，介紹硬件組成和部分軟件的設(shè)計(jì)，著重描述了接口模塊的設(shè)計(jì)，由于數(shù)據(jù)接口板采用了CPCI總線并使用CPLD和PCI9054作為主要功能實(shí)現(xiàn)芯片，利用其傳輸速率高的特性，使得系統(tǒng)滿足實(shí)時(shí)性的要求。

[1] PLX Technology .PCI 9054 Data Book (Version 1.0) [K].1998

[2] 杰瑞電子有限公司. 杰瑞電子2009年產(chǎn)品數(shù)據(jù)手冊[K].2009

[3] 夏宇聞. Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程[M]. 北京:北京航天航空大學(xué)出版社, 2008