黃陽(yáng)鎮(zhèn)，耿軍平，金榮洪，梁仙靈，朱曉偉

（上海交通大學(xué)電子工程系，上海 200240）

C波段下變頻器的設(shè)計(jì)與實(shí)現(xiàn)

黃陽(yáng)鎮(zhèn)，耿軍平，金榮洪，梁仙靈，朱曉偉

（上海交通大學(xué)電子工程系，上海 200240）

下變頻器是微波接收機(jī)的關(guān)鍵組件，其性能優(yōu)劣將影響整個(gè)系統(tǒng)的指標(biāo)。采用至上而下的模塊化設(shè)計(jì)方法研制了一款C波段下變頻器，首先進(jìn)行下變頻器的系統(tǒng)搭建和分立器件的指標(biāo)分配，然后完成分立模塊的原理設(shè)計(jì)、仿真優(yōu)化和功能實(shí)現(xiàn)，最后實(shí)現(xiàn)系統(tǒng)集成和調(diào)試封裝。該下變頻器主要包括低噪聲放大器、鏡像抑制微帶濾波器、鎖相環(huán)本振源、混頻器和功分器等元器件，體積小且便于集成，其射頻輸入為4.65±0.25GHz，中頻輸出為1.3±0.25 GHz，測(cè)試噪聲系數(shù)為4 dB，增益為1 dB，鏡像頻率和雜散信號(hào)抑制性能良好，各項(xiàng)指標(biāo)滿足系統(tǒng)要求。

下變頻器；模塊化設(shè)計(jì)；鎖相環(huán)；噪聲系數(shù)

0 引 言

下變頻器是通信接收中關(guān)鍵組件，被廣泛應(yīng)用在微波通信、雷達(dá)、遙控以及許多微波測(cè)量系統(tǒng)［1］。下變頻器抑制帶外干擾并提供一定的變頻增益，將信號(hào)最終變頻到滿足解調(diào)終端的頻段，其性能的優(yōu)劣將對(duì)整個(gè)系統(tǒng)的各項(xiàng)指標(biāo)產(chǎn)生重大的影響［2］。下變頻器一般由放大器、混頻器和本地振蕩器等有源器件組成［3－4］，合適的器件選擇和電路匹配設(shè)計(jì)直接影響到增益、噪聲系數(shù)及功率容量等性能指標(biāo)。下變頻設(shè)計(jì)有兩個(gè)難點(diǎn)：一方面由于其工作在C波段、Ku波段乃至更高頻段，頻段的提高將加劇寄生效應(yīng)和耦合效應(yīng)，由此導(dǎo)致了器件性能的不確定性，從而增加了電路調(diào)試和設(shè)計(jì)的難度；另一方面，下變頻器中包括了數(shù)字電路、模擬電路及微波電路模塊，器件匹配、電磁兼容及數(shù)字模擬電路隔離等問題也提高了設(shè)計(jì)復(fù)雜度。因此，如何快速高效地研制一款性能指標(biāo)滿足特定系統(tǒng)要求的下變頻器是值得探究的。

采用至上而下的模塊化設(shè)計(jì)方法設(shè)計(jì)一款高性能的C波段下變頻器［5］。首先進(jìn)行下變頻器的系統(tǒng)搭建，主要包括低噪聲放大器、鏡像抑制微帶濾波器、鎖相環(huán)本振源、混頻器和功分器等元器件。通過整體仿真，合理分配分立元件的參數(shù)指標(biāo)。然后完成子部件的原理設(shè)計(jì)、仿真優(yōu)化和功能實(shí)現(xiàn)。最后合理布局版圖并留有調(diào)試端口，完成系統(tǒng)集成、調(diào)試和封裝。測(cè)試結(jié)果表明，下變頻器的噪聲系數(shù)為4 dB，增益為1 dB，鏡像頻率和雜散信號(hào)抑制性能良好，各項(xiàng)指標(biāo)滿足系統(tǒng)要求。該設(shè)計(jì)方法思路清晰，簡(jiǎn)單高效，可應(yīng)用于其他頻段的下變頻器的設(shè)計(jì)，對(duì)微波組件設(shè)計(jì)有一定的參考意義。

1 總體設(shè)計(jì)

設(shè)計(jì)中，下變頻器安裝在接收開關(guān)之后，基帶單元之前。根據(jù)接收機(jī)系統(tǒng)的通信要求，制定了主要的性能參數(shù)，中頻輸出為1.3±0.25 GHz，噪聲系數(shù)為4 dB，增益為1 dB。

根據(jù)性能參數(shù)的要求以及參考傳統(tǒng)下變頻器的框架，設(shè)計(jì)下變頻器的內(nèi)部基本結(jié)構(gòu)，主要包括LNA、鏡像抑制濾波器、混頻器和本振頻率源四個(gè)組成部分，如圖1所示。射頻信號(hào)被LNA放大和鏡像抑制濾波器濾波后，在混頻器中與本振混頻，從而得到中頻信號(hào)。鏡像抑制濾波器用于減少鏡像噪聲對(duì)系統(tǒng)接收的干擾，本振頻率源通過鎖相環(huán)電路實(shí)現(xiàn)，用于產(chǎn)生高穩(wěn)定度和低相噪的點(diǎn)頻源。

圖1 下變頻器內(nèi)部結(jié)構(gòu)圖

根據(jù)原理框圖和性能指標(biāo)，在EDA軟件ADS（Advanced Design System）中完成鏈路設(shè)計(jì)及元器件的指標(biāo)分配，如圖2所示。圍繞最佳性價(jià)比和最高可行性原則來分配各元器件的指標(biāo)，即平衡各個(gè)分立器件的性能成本和設(shè)計(jì)難度，以相對(duì)常規(guī)的分立模塊來達(dá)到下變頻器整體性能的最優(yōu)。設(shè)計(jì)中，通過參考實(shí)際芯片的datasheet，合理設(shè)置各元器件的指標(biāo)參數(shù)，如LNA的增益和噪聲系數(shù)；濾波器的帶內(nèi)插損和帶外抑制；混頻器的變頻增益，端口隔離及頻率源的相位噪聲和穩(wěn)定度。通過ADS計(jì)算，仿真結(jié)果如圖3所示，下變頻器的噪聲系數(shù)為3.867 dB，增益為0.998 dB。該仿真結(jié)果可作為芯片選型和電路設(shè)計(jì)的參考，提高元器件模型的精確度可進(jìn)一步提高整體仿真的準(zhǔn)確度。

圖2 下變頻器鏈路設(shè)計(jì)

圖3 下變頻器ADS仿真結(jié)果

2 模塊設(shè)計(jì)

基于總體設(shè)計(jì)的計(jì)算結(jié)果，分別在ADS、HFSS及Altium Designer中設(shè)計(jì)各個(gè)模塊，并最終做系統(tǒng)集成。

2.1 LNA設(shè)計(jì)

低噪聲放大器（LNA，Low Noise Amplifier），是射頻信號(hào)通過的第一個(gè)模塊，保證信號(hào)在低噪聲的前提下進(jìn)行放大，其噪聲系數(shù)基本決定了下變頻器的整體噪聲系數(shù)［6］。

LNA的設(shè)計(jì)應(yīng)首先滿足最佳噪聲性能原則，在此基礎(chǔ)上，根據(jù)接收機(jī)設(shè)計(jì)指標(biāo)設(shè)計(jì)足夠高的功率增益［7］。結(jié)合總體設(shè)計(jì)的元器件指標(biāo)要求并查閱相關(guān)芯片資料，選取了ATF34143的耗盡型微波晶體管，設(shè)計(jì)原理圖并通過優(yōu)化設(shè)計(jì)，如圖4所示。LNA的增益以及噪聲系數(shù)見圖5。

圖4 LNA電路原理圖

圖5 LNA的噪聲系數(shù)和增益

2.2 鏡像抑制濾波器設(shè)計(jì)

鏡像抑制濾波器用于抑制帶外雜散信號(hào)及鏡頻干擾以減少系統(tǒng)中噪聲。鏡頻干擾指的是當(dāng)有用信號(hào)和噪聲信號(hào)的頻率在頻率軸上對(duì)稱地位于本振信號(hào)LO的兩邊，則兩個(gè)信號(hào)在混頻過后會(huì)同時(shí)被搬移到同一個(gè)中頻頻率。

設(shè)計(jì)采用多枝節(jié)的三模微帶濾波器［8］，以便于集成加工，如圖6所示。諧振器主要由兩個(gè)枝節(jié)以及一段水平微帶線組成，其長(zhǎng)度和寬度分別為l1和w1，l2和w2以及l(fā)3和w3。根據(jù)奇偶模理論分析，該諧振器主要有三個(gè)諧振點(diǎn)，分別為

其中εeff代表有效介電常數(shù)。基于電磁仿真軟件HF+ SS的優(yōu)化，濾波器的最優(yōu)參數(shù)見表1。如圖7所示，濾波器的帶內(nèi)插損小于1 dB，帶外抑制大于25 dB，通帶帶寬為4.4～4.9GHz，相對(duì)帶寬達(dá)到10.7%。

圖6 濾波器結(jié)構(gòu)圖

表1 鏡像抑制微帶濾波器尺寸

圖7 濾波器性能

2.3 混頻器設(shè)計(jì)

設(shè)計(jì)中的下變頻器要將射頻信號(hào)經(jīng)過變頻之后得到中頻輸出，選用 Hittite公司的混頻器芯片HMC488MS8G。首先此芯片是采用無(wú)源的雙平衡混頻器結(jié)構(gòu)，具備較好的隔離度，并能很好地抑制寄生信號(hào)；其次，此芯片不需要直流偏置，是一種無(wú)源的混頻結(jié)構(gòu)，這就使得它結(jié)構(gòu)變的更簡(jiǎn)單，操作更容易，且穩(wěn)定性較好。HMC488MS8G的射頻與本振輸入頻率范圍為4～7 GHz，中頻輸出頻率為 DC到2.5 GHz，只有8 dB的變頻損耗，輸入1 dB壓縮點(diǎn)8 dBm，本振與射頻輸入隔離度為30 dB，都滿足下變頻模塊指標(biāo)的要求。

2.4 鎖相環(huán)頻率源設(shè)計(jì)

鎖相環(huán)頻率源是利用鎖相環(huán)的頻率無(wú)誤差跟蹤特性［9］，使得壓控振蕩器（VCO）產(chǎn)生與晶體振蕩器相同頻率穩(wěn)定度的頻率信號(hào)，參考鎖相環(huán)頻率合成器的基本結(jié)構(gòu)［10］，設(shè)計(jì)電路組成方案，如圖8所示。電路主要包括鎖相芯片 ADF4107，VCO芯片HMC358MS8G以及溫補(bǔ)晶體振蕩器。VCO輸出信號(hào)經(jīng)分頻后，在鑒相器中與晶體振蕩器的振蕩信號(hào)進(jìn)行相位比較并輸出誤差電壓。誤差電壓通過環(huán)路濾波器加載到VCO的電壓控制端，將輸出頻率鎖定在5 950MHz，且與晶振頻率具有相同的頻率穩(wěn)定度。鎖定后的信號(hào)頻率通過威爾金森功分器和π衰網(wǎng)絡(luò)，獲得高穩(wěn)定、低噪聲且滿足電平值要求的固定點(diǎn)頻信號(hào)。

圖8 PLL電路組成框圖

鑒相器、分頻器、VCO及晶體振蕩器的性能基本由器件所決定，因此環(huán)路濾波器的設(shè)計(jì)直接關(guān)系到鎖相環(huán)電路的噪聲性能、捕獲及跟蹤性能。環(huán)路濾波器主要的設(shè)計(jì)參數(shù)有環(huán)路帶寬和相位域度。當(dāng)環(huán)路帶寬選在晶振的噪聲功率譜密度曲線和VCO的噪聲功率譜密度曲線的交點(diǎn)頻率附近，則噪聲性能接近最佳。本設(shè)計(jì)中采用三階無(wú)源環(huán)路濾波器，經(jīng)調(diào)試，當(dāng)環(huán)路帶寬取為10 kHz，頻率源的相噪性能最佳，其對(duì)應(yīng)的參數(shù)如圖9所示。

圖9 環(huán)路濾波器參數(shù)

該方案電路結(jié)構(gòu)簡(jiǎn)單，獲得的振蕩信號(hào)穩(wěn)定度高、相位噪聲低，整體電路原理圖在Altium Designer中設(shè)計(jì)完成，如圖10所示。

3 模塊集成與測(cè)試

基于各元器件的設(shè)計(jì)和優(yōu)化，在 Altium Designer完成系統(tǒng)集成。系統(tǒng)集成需要考慮版圖尺寸、電磁干擾以及模塊隔離等問題。由于本振源要為多個(gè)器件提供參考頻率，因此把鎖相環(huán)本振源單獨(dú)設(shè)計(jì)為一個(gè)模塊，而其余的元件組成混頻模塊。

圖10 PLL整體電路原理圖

3.1 本振模塊與測(cè)試

本振模塊主要包含兩部分：FPGA控制板和PLL微波電路板，如圖11所示。通過數(shù)字控制字設(shè)置鎖相芯片ADF4107的寄存器設(shè)置，可以實(shí)現(xiàn)單頻率輸出和掃頻輸出。

圖11 本振模塊

本振模塊測(cè)試結(jié)果如圖12所示，輸出頻率為5 950 MHz，輸出電平值為3.34 dBm，相位噪聲達(dá)到－87 dBm＠1 kHz；－85 dBm＠10 kHz；－102 dBm＠100 kHz；－127 dBm＠1 MHz，達(dá)到設(shè)計(jì)要求。

圖12 本振模塊相位噪聲

3.2 混頻模塊與測(cè)試

混頻模塊主要包含三部分：LNA、鏡像抑制濾波器和Mixer，如圖13所示。封裝的盒子采用腔體隔離，以減少電磁互擾。

圖13 混頻模塊

通過安捷倫信號(hào)分析儀，信號(hào)發(fā)生器和噪聲源對(duì)加工制作好的混頻模塊進(jìn)行測(cè)試，結(jié)果如圖14所示。其中在1.3±0.25 GHz的中頻輸出，噪聲系數(shù)為4.1±0.4 dB，增益為1.5±1 dB。由于混頻模塊為三級(jí)連接，因此關(guān)于增益和噪聲系數(shù)的抖動(dòng)屬于可接受的范圍，其性能滿足設(shè)計(jì)指標(biāo)和通信要求。

圖14 混頻模塊增益和噪聲系數(shù)

3.3 頻譜測(cè)試

通過安捷倫頻譜儀和信號(hào)發(fā)生器測(cè)試下變頻器的頻譜性能，結(jié)果如圖15所示。射頻輸入信號(hào)通過下變頻器，在1.3±1 GHz的帶寬范圍內(nèi)，鏡像頻率和雜散信號(hào)抑制性能良好。

4 結(jié) 語(yǔ)

圖15 下變頻器頻譜性能

設(shè)計(jì)研制了一款C波段下變頻器，采用至上而下的模塊化設(shè)計(jì)方法。首先基于ADS軟件實(shí)現(xiàn)下變頻器的系統(tǒng)搭建，系統(tǒng)主要包括低噪聲放大器、鏡像抑制微帶濾波器、鎖相環(huán)本振源、混頻器和功分器，通過整體仿真，合理分配分立元件的參數(shù)指標(biāo)。然后借助于各類EDA工具完成子部件的原理設(shè)計(jì)、仿真優(yōu)化和功能實(shí)現(xiàn)。最后合理布局版圖并留有調(diào)試端口，完成系統(tǒng)集成、調(diào)試和封裝。測(cè)試結(jié)果表明，在1.3±0.25 GHz的中頻輸出，噪聲系數(shù)為4 dB，增益為1.5 dB，鏡像頻率和雜散信號(hào)抑制性能良好，各項(xiàng)指標(biāo)滿足系統(tǒng)要求。另外針對(duì)下變頻器的設(shè)計(jì)方法和步驟對(duì)微波組件設(shè)計(jì)行業(yè)有一定的參考意義。

［1］汪莉.K波段集成下變頻器的設(shè)計(jì)［D］.南京：南京理工大學(xué)，2008.

［2］趙浩辰.Ku波段高性能下變頻模塊研究［D］.成都：電子科技大學(xué)，2013.

［3］王頻.GPS接收機(jī) L_1波段下變頻電路設(shè)計(jì)與研究［D］.西安：長(zhǎng)安大學(xué)，2011.

［4］苑春雷.C波段收發(fā)信機(jī)的研制［D］.西安：西安電子科技大學(xué)，2011.

［5］孫家訓(xùn).基于直播衛(wèi)星接收的高性能LNB設(shè)計(jì)［D］.合肥：安徽大學(xué)，2011.

［6］LEE THOMAS.The Design of CMOS Radio Frequency Integrated Circuits［M］.Cambridge：Cambridge Univer+ sity Press，1998.

［7］毛文杰，冉立新.一種基于接收機(jī)整機(jī)噪聲最佳的射頻LNA匹配電路設(shè)計(jì)［J］.電路與系統(tǒng)學(xué)報(bào)，2002，7（3）：21+24.

［8］MA，ZHEWANG，etal.Design of a broadband bandpass filter using microstrip stubs+loaded three+mode resonator［C］／／Microwave Conference Proceedings（APMC），2011 Asia+Pacific.IEEE，2011.

［9］袁慧琴，郭春生.C波段鎖相環(huán)式本振源設(shè)計(jì)［J］.現(xiàn)代雷達(dá)，2008，30（1）：84+86.

［10］薛顏，楊霄壘，周啟才，等.一款低抖動(dòng)寬調(diào)節(jié)范圍鎖相環(huán)頻率合成器的設(shè)計(jì)［J］.中國(guó)電子科學(xué)研究院學(xué)報(bào)，2014，9（1）：101+104.

黃陽(yáng)鎮(zhèn)（1989—），浙江金華人，碩士研究生，主要研究方向是射頻微波電路、天線設(shè)計(jì)及收發(fā)機(jī)的信道仿真和系統(tǒng)搭建；

E+mail：hyzhyzduty＠sjtu.edu.cn

耿軍平（1972—），陜西寶雞人，副教授，主要研究領(lǐng)域?yàn)殡姶艌?chǎng)理論及現(xiàn)代天線技術(shù)，電磁計(jì)算方法，信號(hào)處理等；

E+mail：gengjunp＠sjtu.edu.cn

金榮洪（1963—），江蘇無(wú)錫人，教授／博士生導(dǎo)師，主要研究領(lǐng)域?yàn)殡姶艌?chǎng)理論、現(xiàn)代天線技術(shù)、電磁計(jì)算方法、天線信號(hào)處理、智能天線及相控陣天線等；

梁仙靈（1978—），男，浙江臺(tái)州人，副教授，主要研究領(lǐng)域?yàn)殡姶艌?chǎng)理論、現(xiàn)代天線技術(shù)等；

朱曉偉（1985—），男，江蘇淮安人，碩士研究生，主要研究方向?yàn)樯漕l與微波電路，功率放大器設(shè)計(jì)。

The Design and Realization of LNB in C-band

HUANG Yang+zhen，GENG Jun+Ping，JIN Rong+hong，LIANG Xian+ling，ZHU Xiao+wei
（Shanghai Jiaotong University，Department of Electrical Engineering，Shanghai200240，China）

LNB is the key component ofmicrowave receiver，which substantially affects the overall per+ formance of the communication system.A modularized top+down design method is introduced to develop the LNB with high performance in C+band.Firstly，the system construction and the index distribution of discrete devices are completed based on the ADS software；Then the design，simulation and optimization are accomplished by the EDA simulation software and system integration and packaging can be realized fi+ nally.The proposed LNB with good performance and compact structuremainly consists of a LNA，ami+ crostrip filter，a PLL frequency synthesizer，amixer and a power divider.RF input frequency and IF out+ put frequency of theproposed LNB is 4.65±0.25 GHz and 1.3±0.25 GHz respectively.According to the test result，the noise figure is4 dB and the Gain is1 dB，and a good performance ofmirror frequency and spurious signal suppression can be achieved tomatch the communication system requirements.

LNB；modular+design；PLL；noise+figure

TN819.1

：A

：1673+5692（2014）06+643+06

10.3969／j.issn.1673+5692.2014.06.018

2014+10+24

2014+11+13

國(guó)家重大專項(xiàng)（2011ZX03001－007－03）；國(guó)家自然科學(xué)基金（61201058）；上海市教育委員會(huì)科研創(chuàng)新項(xiàng)目（12Z112030001）；教育部留學(xué)回國(guó)人員科研啟動(dòng)基金；SMC－晨星優(yōu)秀青年教師計(jì)劃