白云鵬 徐成波

（北方工業(yè)大學信息工程學院，北京 100144）

1. 引言

可見光通信技術（Visible Light Communication，VLC），集成了照明技術和可見光通信技術，在物聯(lián)網(wǎng)技術中也有廣闊的應用前景。隨著“智能時代”的到來，迫切需要快速、安全、綠色的網(wǎng)絡接入方式，VLC逐漸成為國內外研究的熱點[1]。按其工作模式可分為：單工通信、半雙工通信和全雙工通信三種模式。其中，單工通信多用于單向廣播，例如，美術館、博物館、超市、展會講解等室內信息廣播系統(tǒng)。它通過合理設置光源的位置，觀眾能夠在同一個展廳不同位置通過頭戴式接收端，接收聲音、圖像及視頻信息，在不同展臺前可以聽到不同的講解內容，互不干擾[2]。在照明的同時，又實現(xiàn)了點對點單向通信的目的。本文基于單工通信模式對可見光視頻傳輸系統(tǒng)進行了分析與實現(xiàn)，當接收端進入發(fā)送端LED光所覆蓋的區(qū)域時，即可接受信息，實現(xiàn)了“即入即連接”，同時，不會影響其它區(qū)域的通信。

2. 室內點對點VLC系統(tǒng)組成

單工通信是實現(xiàn)全雙工通信的基礎，它用于兩個配備有可見光通信接收和發(fā)送終端的用戶設備之間進行信息單向傳輸。本文發(fā)送端PC通過10M以太網(wǎng)將視頻信息傳給FPGA，在FPGA內部進行相應的編碼后，送入LED驅動電路進行調制，調制后的信號通過白光LED以光信號發(fā)射出去；接收端由PIN光電二極管將探測的光信號轉化為電信號，接收端根據(jù)檢測到的電信號進行時鐘提取和數(shù)據(jù)恢復，利用FPGA進行解碼，并通過以太網(wǎng)口將恢復出的視頻數(shù)據(jù)傳輸給接收端PC，實現(xiàn)了視頻數(shù)據(jù)的單向傳輸。

系統(tǒng)的發(fā)送端光源為白色LED燈，燈管響應時間低于100ns，有效通信波段主要為藍光，并在發(fā)送端LED前端增加了反射聚光透鏡，以增加通信距離[2]。接收端的光電探測器選用濱松的PHOTO DIODE。接收端探測器的光通量將影響通信距離和誤碼率，因此，在接收端相應增加了藍色濾光片，并在濾光片前端安裝有聚光透鏡，以提高接收端的性能。系統(tǒng)組成如圖1所示。

圖1 系統(tǒng)組成

3. 數(shù)據(jù)發(fā)送端設計

在發(fā)送端，PC機將視頻文件轉換為串流并按照UDP協(xié)議方式從網(wǎng)口輸出，編碼電路由FPGA芯片完成。由于10M以太網(wǎng)視頻數(shù)據(jù)中，相鄰包之間有可能出現(xiàn)長連0碼或1碼，這將導致后級LED驅動電路的電平漂移，同時不利于接收端提取時鐘。因此，可采用4B5B編碼以豐富數(shù)據(jù)中的時鐘信息。

3.1 數(shù)據(jù)編碼電路設計

4B5B編碼是在百兆位快速以太網(wǎng)的光纖分布式數(shù)據(jù)接口（FDDI，F(xiàn)iber Distributed Data Interface）中采用的信息編碼方案。這種編碼的特點是將欲發(fā)送的數(shù)據(jù)流每4bit作為一個組，然后按照4B5B編碼規(guī)則將其轉換成相應5bit碼，并且由NRZI方式傳輸。用5位數(shù)字表示4位數(shù)字，故編碼效率為4/5=80%。在傳輸中，其波形的頻譜很小，信號的直流(DC)分量變化小于額定中心點的10%，能夠保持線路的交流(AC)平衡，采用4B5B編碼雖然增加了額外的帶寬，但使得系統(tǒng)在同步方面更加容易，能夠在很大程度上降低線路傳輸中的調制速率，從而可以降低系統(tǒng)對發(fā)光LED光源頻響特性和傳輸線路的要求。

時鐘模塊為編碼電路提供2.5MHz及12.5MHz時鐘，其中PLL時鐘分頻產生12.5MHz，光路上信號傳輸?shù)姆逯邓俾士蛇_12.5Mbit/s。網(wǎng)口驅動模塊用來復位和初始化FPGA板的網(wǎng)卡，使FPGA和PC通過以太網(wǎng)RJ45接口相連，其中PC網(wǎng)口設為10Mbps全雙工模式。FIFO模塊將數(shù)據(jù)分為4bit一組，并使數(shù)據(jù)與FPGA內2.5MHz時鐘同步。4B5B編碼模塊將FIFO輸出的數(shù)據(jù)進行編碼，同時為每幀的信號加入幀尾，以便接收端進行幀同步。并串變換模塊將并行數(shù)據(jù)變?yōu)榇袛?shù)據(jù)。NRZI傳輸變換模塊采用NRZI傳輸方式，邏輯電平逢0跳變，逢1不變，其目的是為了產生更多的0，1跳變，以利于接收端CDR對時鐘的提取。編碼模塊結構圖如圖2所示。

圖2 編碼模塊結構

通過以太網(wǎng)RJ45口輸出的數(shù)據(jù)會自動被網(wǎng)口電路加入64位前導碼。前導碼由7個字節(jié)的0x55和1個字節(jié)的0xD5組成，編碼中加入的幀尾信號為7個字節(jié)的0x5A以及一個字節(jié)的0xA5。編碼模塊的FPGA實現(xiàn)細節(jié)如圖3所示。

圖3 編碼模塊的FPGA實現(xiàn)

3.2 LED驅動電路設計

LED驅動電路的功能是將FPGA編碼后的數(shù)據(jù)進行放大，將放大后的信號通過MOS管調制到白色LED發(fā)光管上，如圖4所示。驅動電路選用高速低噪聲放大器和快速MOS管[3]，并配合相應的濾波電容，改善了電路的頻響特性。電路采用兩級放大，提高了電路的帶負載能力。MOS管在快速導通和關閉瞬間，容易引起LED中電流的大小和相位的突變，因此，在驅動電路中增加了補償電感[3]，來穩(wěn)定LED上的調制信號。

圖4 LED驅動電路設計

4. 數(shù)據(jù)接收端設計

數(shù)據(jù)接收端將接收到的信號進行放大、濾波等處理。因為數(shù)據(jù)流在光鏈路中傳輸時為串行數(shù)據(jù)，并沒有單獨傳輸時鐘信號，因此，需要從數(shù)據(jù)流中提取同步時鐘，并用這個時鐘對該數(shù)據(jù)信號重新采樣，恢復出具有規(guī)范波形的原數(shù)據(jù)信號，因此CDR的基本目的是判別所讀的數(shù)據(jù)的最佳時鐘相位并進行采樣[4]。經(jīng)過時鐘同步后的數(shù)據(jù)由FPGA進行解碼處理，進而恢復出原始視頻數(shù)據(jù)。

4.1 接收端數(shù)據(jù)放大電路設計

接收端通過光電探測器PHOTO DIODE將光信號轉換為微弱電流信號[5]，并由與之相匹配的跨阻放大器將電流信號轉換為電壓信號。跨阻放大器的噪聲低、帶寬較大，靈敏度高，適合于高速光通信中，但其增益有限，因此在跨阻放大后需要二次放大和濾波，提高數(shù)據(jù)的穩(wěn)定性?？缱璺糯笃骱偷诙壏糯箅娐啡鐖D5所示。

圖5 接收端數(shù)據(jù)放大電路

4.2 時鐘數(shù)據(jù)恢復與解碼

本系統(tǒng)中采用ADI公司生產的一款時鐘和數(shù)據(jù)恢復芯片ADN2814，輸入信號速率從10Mb/s至675Mb/s連續(xù)可用，無需外部控制便能恢復任意接收到的數(shù)據(jù)類型[6]。CDR首先根據(jù)接收到的差分信號鎖定相位，然后根據(jù)所恢復的時鐘進行數(shù)據(jù)位對齊和字對齊，從而，將數(shù)據(jù)中包含的時鐘信息和數(shù)據(jù)提取出來。碼反變換模塊是進行NRZI的反變換。幀同步模塊通過檢查數(shù)據(jù)中的前導碼和幀尾，以達到數(shù)據(jù)幀同步，實現(xiàn)斷點續(xù)傳的功能。解碼模塊將進行4B5B解碼，以還原原始數(shù)據(jù)幀，如圖6所示。以太網(wǎng)驅動模塊可將幀同步和位同步后的數(shù)據(jù)恢復為原始傳輸?shù)囊曨lMAC幀，并轉換為原始視頻畫面，通過以太網(wǎng)口傳輸?shù)浇邮斩说腜C。解碼模塊的FPGA實現(xiàn)細節(jié)如圖7所示。

圖6 系統(tǒng)接收端數(shù)據(jù)處理框圖

圖7 解碼模塊的FPGA實現(xiàn)

5. 系統(tǒng)測試

5.1 時鐘數(shù)據(jù)恢復CDR電路測試

發(fā)送端驅動電路加載12MHz方波信號，并將發(fā)光LED對準接收端光電探測器。通過光電轉換后，測試CDR輸出的時鐘信號和數(shù)據(jù)如圖8，9所示。其中，波形1為所恢復的數(shù)據(jù)，波形2為相應的時鐘信號。

圖8 時鐘恢復電路測試實物

圖9 CDR輸出時鐘數(shù)據(jù)波形

當發(fā)送端加載視頻信號時，由CDR芯片恢復出的同步時鐘和數(shù)據(jù)與原始數(shù)據(jù)的對比如圖10所示，其中，V1為所恢復的時鐘，V2為恢復的數(shù)據(jù)信號，V3為原始數(shù)據(jù)。

圖10 CDR恢復的數(shù)據(jù)與原始數(shù)據(jù)對比波形

5.2 系統(tǒng)整機測試

發(fā)送端PC機利用VLC軟件播放視頻，將視頻轉換為網(wǎng)絡串流，通過網(wǎng)口輸出。接收端PC同樣利用VLC軟件播放接收到的視頻數(shù)據(jù)。將探測器對準發(fā)送端，接收端可以接收到發(fā)送端發(fā)送的高清視頻，接收端視頻有1秒左右的延時，遮住發(fā)送端或接收端，接收端的視頻暫停，拿去遮擋物后，視頻可以繼續(xù)傳輸，視頻最高的傳輸速率可達10Mbit/s。由于進行了4B5B編碼，光路上最高速率可達12.5Mbit/s，效果如圖11所示。

圖11 利用可見光通信系統(tǒng)傳輸視頻信號

6. 結束語

利用FPGA對以太網(wǎng)視頻數(shù)據(jù)的4B5B編碼與解碼，并聯(lián)合NRZI進行傳輸，有利于可見光通信過程中同步時鐘的提取。通過時鐘數(shù)據(jù)恢復芯片CDR提取時鐘和數(shù)據(jù)，結合LED驅動放大電路，實現(xiàn)了室內10M以太網(wǎng)視頻單向傳輸，使得設備之間的通信被鎖定在規(guī)定區(qū)域內，通信接入方式更靈活、安全，為實現(xiàn)全雙工可見光通信打下了基礎。

[1]劉宏展，呂曉旭等.白光LED照明的可見光通信的現(xiàn)狀及發(fā)展[J].無線光通信.2009，(7)：52-56.

[2]曹捷.可見光通信系統(tǒng)的光源特性與調制技術研究[D].南京：南京郵電大學，2012.

[3]徐丹彤.基于白光LED的可見光通信系統(tǒng)中光接收發(fā)射器的研究與設計[D].南京：南京郵電大學，2012.

[4]尹晶，曾烈光.一種快速同步的時鐘數(shù)據(jù)恢復電路的設計實現(xiàn)[J].光通信技術 IST IC PK U ，2007，31，(1).

[5]臧景峰，樸燕，宋正勛等.基于白光LED照明光源的室內VLC系統(tǒng)[J].發(fā)光學報，2009，(6)：877-881.

[6]AnalogDevices，Inc．．ADN2814DataSheet[DB/OL]．http：//www.analog． com/zh/broadband- products/clock- and- data- recoveryretiming/adn2814/products/product．html．