王海紅，高 翔

（上海先進半導(dǎo)體有限公司, 上海 200233）

1 引言

在單晶襯底上生長一層單晶薄層的工藝，稱為外延（Epitaxis）。該詞按字母是由兩個希臘單詞（意義為“在上面的”epi和意義為“有序的”taxis）拼寫而成，其意思為在一個晶體襯底上生成結(jié)晶薄層的方法。新生單晶層是按襯底晶向生長的，并可根據(jù)需要控制其導(dǎo)電類型、電阻率和厚度等，且這些參數(shù)不依賴于襯底片中的雜質(zhì)種類和摻雜水平[1]。

硅外延工藝是眾多器件研制中必須的工藝之一，外延層質(zhì)量的好壞直接影響到器件的性能、成品率和可靠性，由于器件有源區(qū)幾乎都制作在外延層中，因此外延層的質(zhì)量更是關(guān)注的焦點[2]。外延工藝要求外延層厚度和電阻率均勻性要好，批量生產(chǎn)時要求外延參數(shù)的穩(wěn)定性、均勻性和可重復(fù)性都能得到較好的控制。

外延厚度主要由外延爐結(jié)構(gòu)、主氣流分布、外延淀積溫度、硅源濃度等共同決定[3]。外延電阻率主要由每爐的主摻雜質(zhì)、外延爐系統(tǒng)自摻雜、外延片的固態(tài)外擴散、氣相自摻雜等共同決定[4]。

2 問題

芯片代工廠在外延生產(chǎn)時的常規(guī)方法是每累積淀積一定的外延厚度時須刻蝕掉基座上的硅并包一層本征硅，以消除淀積在基座上的硅對外延參數(shù)的影響，桶式爐工藝的基座刻蝕還有防止基座過臟而掉片的作用。實際生產(chǎn)過程中我們經(jīng)常發(fā)現(xiàn)刻蝕基座后的第1爐外延參數(shù)突變，主要表現(xiàn)為外延厚度或電阻值突變，但刻蝕基座后的第2爐外延參數(shù)又恢復(fù)正常，為避免外延參數(shù)異常對產(chǎn)品良率的影響，多年來公司的桶式爐每次刻蝕基座后都是空做一爐再工藝產(chǎn)品，但刻蝕基座加空爐占用的時間對產(chǎn)能影響很大（如圖1所示）。

圖1 優(yōu)化程序前刻蝕基座對產(chǎn)能的影響

因空爐浪費了大量的氣體、陪片、人工等成本，且對產(chǎn)能影響較大，部門成立了課題小組進行改進。

3 外延厚度穩(wěn)定性控制

3.1 外延厚度異常現(xiàn)象

3.1.1 部分產(chǎn)品在機臺刻蝕基座后第1爐外延厚度偏厚

在實際生產(chǎn)過程中，經(jīng)常會出現(xiàn)部分產(chǎn)品在刻蝕基座后的第1爐外延厚度偏厚的現(xiàn)象。圖2所示為某一產(chǎn)品連續(xù)多爐的外延厚度數(shù)據(jù)（每列縱向的5點表示此爐片內(nèi)5點數(shù)據(jù)，最下列1～36表示爐次），從數(shù)據(jù)上看刻蝕后第1爐外延厚度偏厚。

圖2 刻蝕基座后的第1爐外延厚度偏厚

3.1.2 部分產(chǎn)品在機臺刻蝕基座后第1爐外延厚度偏薄

在實際生產(chǎn)過程中，除了上述刻蝕基座后第一爐外延厚度偏厚的現(xiàn)象，還會發(fā)生部分產(chǎn)品在刻蝕基座后的第1爐外延厚度偏薄的現(xiàn)象。圖3所示為某一產(chǎn)品連續(xù)多爐的外延厚度數(shù)據(jù)（每列縱向的5點表示此爐片內(nèi)5點數(shù)據(jù)），從數(shù)據(jù)上看刻蝕后第1爐厚度略偏薄。

圖3 刻蝕基座后的第1爐外延厚度偏薄

我們收集了從同一機臺生產(chǎn)的不同規(guī)格的各種產(chǎn)品的在線數(shù)據(jù)，不同規(guī)格的產(chǎn)品在同一機臺所采用的程序不同。從異常分布來看，似乎基座刻蝕后第一爐厚度偏厚或偏薄現(xiàn)象只與某種產(chǎn)品有相關(guān)性，而在該機臺上工藝的部分其他產(chǎn)品厚度則無異常，將該產(chǎn)品放在其他機臺上工藝時則發(fā)現(xiàn)刻蝕后第一爐的厚度正常，該機臺與其他機臺的區(qū)別是所采用的程序不同。從結(jié)果來看，程序應(yīng)該是造成基座刻蝕后第一爐厚度異常的主要原因。

3.2 分析并解決

統(tǒng)計并分析了歷年來出現(xiàn)異常的各爐次，發(fā)現(xiàn)當工藝程序在淀積時的氫氣流量與刻蝕基座程序在淀積時的氫氣流量有較大差異時，刻蝕基座后的第1爐外延厚度會突變。

當工藝程序淀積時主氫（HM）流量遠小于刻蝕基座程序時，刻蝕后的第1爐外延厚度會偏厚。當工藝程序淀積時主氫（HM）流量遠大于刻蝕基座程序時，刻蝕后的第1爐外延厚度會偏薄。

表1 程序優(yōu)化前的氫氣流量對比

為此優(yōu)化刻蝕基座程序，將刻蝕程序中淀積這一步的氫氣流量改成與將要工藝的外延產(chǎn)品程序一致。

表2 程序優(yōu)化后的氫氣流量對比

優(yōu)化后取得了明顯的效果，經(jīng)在多機臺驗證刻蝕基座后外延厚度都恢復(fù)了正常。

4 外延電阻率穩(wěn)定性控制

4.1 外延電阻率異常現(xiàn)象

在實際生產(chǎn)過程中，少數(shù)機臺刻蝕基座后的第1爐外延電阻率偏高，未發(fā)現(xiàn)有機臺刻蝕基座后電阻率有明顯偏小的現(xiàn)象。

圖5為某一產(chǎn)品連續(xù)多爐的外延電阻率數(shù)據(jù)（每列縱向的5點表示此爐片內(nèi)5點數(shù)據(jù)），從數(shù)據(jù)上看刻蝕后第1爐電阻率偏高。

圖4 程序優(yōu)化后刻蝕基座后的第1爐外延厚度正常

圖5 刻蝕基座后的第1爐外延電阻率偏高

從收集到的現(xiàn)象上看，異常只按機臺分布，與產(chǎn)品規(guī)格和種類無關(guān)，同一機臺所工藝的所有產(chǎn)品在機臺刻蝕基座后第1爐外延電阻率都異常，設(shè)備工程師對機臺進行多次檢修未找到導(dǎo)致異常的原因。

4.2 分析并解決

因為最初的刻蝕基座是通過基座的刻蝕再包一層本征硅，反應(yīng)爐內(nèi)原本的剩余摻雜氣體通過趕氣基本被排到腔外。同時基座上包了一層本征硅，改變了反應(yīng)腔內(nèi)的氣氛，減少了外延爐內(nèi)的系統(tǒng)摻雜，從而使得刻蝕基座后第1爐電阻率偏高。

因刻蝕基座后的第2爐外延電阻率正常，設(shè)想如能將刻蝕后的第1爐合并到刻蝕基座程序中可能會有相同的效果，為此嘗試了在刻蝕程序中基座包硅后又增加一步淀積（淀積時的溫度及各流量與將要工藝的程序完全相同）。

優(yōu)化后取得了明顯的效果，使用優(yōu)化的程序后刻蝕基座后第1爐外延電阻率恢復(fù)正常。

圖6 優(yōu)化程序后刻蝕基座后的第1爐外延電阻率正常

表3 程序優(yōu)化前后淀積時對比

因多了一步淀積及淀積前的預(yù)處理，優(yōu)化后的刻蝕基座程序比原程序增加了約0.4～1 h（視將要工藝的程序而定），對產(chǎn)能還是有一定的影響。通過不斷地嘗試、驗證及優(yōu)化，在確保相同效果的前提下最終優(yōu)化后的刻蝕基座程序只比未優(yōu)化的程序多了10 min。

5 效果

通過優(yōu)化基座刻蝕程序，解決了刻蝕后第1爐在線參數(shù)異常的問題，避免了產(chǎn)能、氣體、陪片、人工等成本的浪費，約提升桶式爐產(chǎn)能10.6 %，取得了良好的經(jīng)濟效益，也大大緩解了公司外延產(chǎn)能緊缺的壓力。

優(yōu)化程序后刻蝕基座對公司主要產(chǎn)品產(chǎn)能的影響如圖7所示。

6 結(jié)論

調(diào)整刻蝕基座程序中淀積時的氫氣流量，使之保持與將要工藝的程序中淀積時的氫氣流量一致，解決了桶式爐外延厚度突變的問題。在刻蝕基座程序中本征包硅后再增加一步淀積（第2步淀積時溫度及各流量設(shè)置須與將要工藝的程序設(shè)置成完全一致）解決了桶式爐外延電阻率突變的問題。通過優(yōu)化基座刻蝕程序，平均產(chǎn)能提升約10.6%。

圖7 優(yōu)化程序前后刻蝕基座對產(chǎn)能影響的對比

[1] 劉玉嶺，檀柏梅，張楷亮.微電子技術(shù)工程——材料、工藝與測試[M].北京：電子工業(yè)出版社，2004.83-146.

[2] 劉學(xué)如.硅外延層電阻率測量值一致性研究[J].微電子學(xué)，1996（3）：198-200.

[3] 劉玉嶺，申勇，韓毅.硅外延層厚度一致性的實驗研究[J].河北工業(yè)大學(xué)學(xué)報，1983（1）：23-29.

[4] 朱麗娜，閔靖.硅外延片中的雜質(zhì)控制[J].上海有色金屬，2003（1）：32-38.