潘 紅， 李 冶, 郭睿楠， 王義濤， 陸 浩

(吉林大學(xué) 儀器科學(xué)與電氣工程學(xué)院， 吉林 長(zhǎng)春 130026)

0 引 言

隨著微電子、計(jì)算機(jī)、網(wǎng)絡(luò)通信和軟件技術(shù)的高速發(fā)展, 傳統(tǒng)儀器開始向計(jì)算機(jī)化方向發(fā)展,虛擬儀器技術(shù)應(yīng)運(yùn)而生。通過(guò)軟件處理和硬件配置，虛擬儀器可以實(shí)現(xiàn)由用戶自定義和擴(kuò)展的各種功能，且價(jià)格低廉, 應(yīng)用廣泛[1]。

在測(cè)試領(lǐng)域中，頻譜分析是信號(hào)處理中非常重要的分析手段之一[2-3]。傳統(tǒng)的頻譜分析儀完全由硬件電路搭建，擴(kuò)展性差、相互不兼容、缺乏通用化與模塊化，不僅使得開發(fā)效率難以提高，而且開發(fā)價(jià)格也非常昂貴。目前國(guó)外最具代表性的Agilent公司和Tektronics公司，占領(lǐng)絕對(duì)市場(chǎng)優(yōu)勢(shì)，由于價(jià)格昂貴無(wú)法在高校普及。針對(duì)這一問題，本文設(shè)計(jì)了一種基于ALTERA公司EP1C6T144C8型號(hào)FPGA為硬件基礎(chǔ)，以LabVIEW為軟件核心的多功能虛擬頻譜分析儀，在相應(yīng)的硬件支持下，通過(guò)LabVIEW強(qiáng)大的分析處理能力構(gòu)建其功能。在已有的硬件基礎(chǔ)上，通過(guò)重構(gòu)軟件，還可以實(shí)現(xiàn)虛擬示波器、虛擬頻率計(jì)及虛擬頻率特性測(cè)試儀等其他儀器，使其功能得以擴(kuò)展，應(yīng)用靈活[4]。

1 虛擬頻譜分析原理及實(shí)現(xiàn)方法

本文采用數(shù)字方式實(shí)現(xiàn)虛擬頻譜分析儀的多種功能[5-6]。首先由AD對(duì)輸入信號(hào)進(jìn)行采樣，將連續(xù)時(shí)間信號(hào)變?yōu)殡x散時(shí)間信號(hào)，然后利用LabVIEW對(duì)采集的數(shù)據(jù)進(jìn)行平均、濾波、加窗、FFT運(yùn)算處理，得到信號(hào)的幅值譜、相位譜、功率譜、幅頻響應(yīng)、相頻響應(yīng)以及頻率響應(yīng)實(shí)虛等功能。

為了提高頻譜分析質(zhì)量，必須采取一些必要措施減少實(shí)際測(cè)量中出現(xiàn)的誤差。采樣過(guò)程中，為防止頻率混疊現(xiàn)象，根據(jù)不同的頻率信號(hào)，應(yīng)選取不同的采樣速率，以滿足采樣定理。進(jìn)行FFT的數(shù)據(jù)在理論上應(yīng)為無(wú)限長(zhǎng)的離散序列，實(shí)際測(cè)量中，是對(duì)有限長(zhǎng)的信號(hào)進(jìn)行分析處理，只取采樣時(shí)間內(nèi)的離散序列，這樣就產(chǎn)生頻譜泄露，為了消除泄露和柵欄效應(yīng)，如果被測(cè)信號(hào)是周期信號(hào)，采取“整周期截取”可以消除。如果被測(cè)信號(hào)是非周期信號(hào)，必須加窗截?cái)嘈盘?hào)，減小頻譜泄漏誤差。不同的被測(cè)信號(hào)應(yīng)選擇相應(yīng)的窗函數(shù)使頻譜泄漏最小。選擇窗函數(shù)時(shí)應(yīng)力求頻譜的主瓣寬度窄、旁瓣的峰值小[7]。本文設(shè)計(jì)中分別用矩形窗、漢寧窗、漢明窗、布來(lái)克曼窗等窗函數(shù)減少頻譜泄漏。為消除干擾，在進(jìn)行FFT變換之前，先進(jìn)行濾波處理。本設(shè)計(jì)采用了巴特沃斯、切比雪夫、橢圓、貝塞爾等濾波器。此外，系統(tǒng)采用平均法來(lái)提高隨機(jī)信號(hào)的置信度。

2 系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)

本系統(tǒng)采用五大模塊設(shè)計(jì)，由信號(hào)調(diào)理模塊、微處理器模塊、A/D轉(zhuǎn)換模塊、FPGA模塊及LabVIEW模塊組成，系統(tǒng)的總體設(shè)計(jì)如圖1所示。信號(hào)調(diào)理模塊將信號(hào)調(diào)整到合適的電壓范圍內(nèi)，對(duì)大信號(hào)進(jìn)行衰減、小信號(hào)進(jìn)行放大；微處理器模塊通過(guò)雙口RAM實(shí)現(xiàn)系統(tǒng)總線接口的通信，完成系統(tǒng)的初始化并處理總線發(fā)送過(guò)來(lái)的命令，控制相應(yīng)的電路單元；A/D轉(zhuǎn)換模塊將采集到的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并將數(shù)據(jù)存放到FPGA內(nèi)部的FIFO中；FPGA模塊是頻譜分析儀的核心模塊，實(shí)現(xiàn)控制AD轉(zhuǎn)換、采樣率選擇、數(shù)據(jù)的存儲(chǔ)與處理等功能。通過(guò)自行設(shè)計(jì)的譯碼控制電路，使其輸出高低電平實(shí)現(xiàn)對(duì)采集電路中多路開關(guān)的選擇和繼電器的吸合，達(dá)到控制衰減電路衰減10倍和100倍的目的，最后將存于FIFO的數(shù)據(jù)通過(guò)USB總線傳輸?shù)缴衔粰C(jī)LabVIEW模塊中；LabVIEW模塊實(shí)現(xiàn)頻譜分析儀的功能設(shè)定、數(shù)據(jù)存儲(chǔ)分析及結(jié)果顯示，同時(shí)LabVIEW中提供了“互連接口”函數(shù)可動(dòng)態(tài)的調(diào)用儀器驅(qū)動(dòng)程序，運(yùn)行時(shí)與底層USB驅(qū)動(dòng)交互通信，實(shí)現(xiàn)板卡識(shí)別、消息傳遞等功能。

圖1 系統(tǒng)總體結(jié)構(gòu)

3 虛擬頻譜分析儀關(guān)鍵硬件電路設(shè)計(jì)

虛擬頻譜分析儀的硬件部分負(fù)責(zé)數(shù)據(jù)采集，因此硬件電路難點(diǎn)與關(guān)鍵技術(shù)在于信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、微處理器模塊、FPGA模塊。

3.1 信號(hào)調(diào)理模塊

信號(hào)調(diào)理模塊是數(shù)據(jù)采集的難點(diǎn)，由輸入耦合電路、衰減電路、阻抗變換、驅(qū)動(dòng)放大電路組成。由于本設(shè)計(jì)要求最大輸入電壓為±12 V，而選用的AD9288轉(zhuǎn)換器允許輸入的最大信號(hào)峰峰值為1 V，所以信號(hào)調(diào)理單元必須具有電壓衰減的功能，當(dāng)信號(hào)太大時(shí)衰減，當(dāng)信號(hào)較小時(shí)直通。本設(shè)計(jì)方案可衰減1倍、10倍、100倍。為了提高輸入阻抗，一般采用大的分壓電阻。但分壓電阻大會(huì)導(dǎo)致寄生電容的影響也增大，從而會(huì)降低工作頻率[8]，因此本設(shè)計(jì)采用電阻電容補(bǔ)償式分壓器。

3.2 A/D轉(zhuǎn)換模塊

此模塊采用AD公司的AD9288BST-40芯片，AD9288BST-40是一款雙8位高速模數(shù)轉(zhuǎn)換器，內(nèi)部?jī)蓚€(gè)ADC可以獨(dú)立工作，每通道最高采樣率可達(dá)40MSPS，內(nèi)部集成了基準(zhǔn)電壓電路和采樣保持電路，單電源工作，差分輸入，并行輸出接口，同時(shí)兼容TTL/CMOS電平，電源輸出端可直接連接邏輯接口。因此AD9288的輸出信號(hào)端可直接與FPGA接口連接。

圖2中， D1、D2起到保護(hù)電壓過(guò)大的作用，將輸入電壓控制在0.5 V左右，防止驅(qū)動(dòng)放大電路過(guò)大導(dǎo)致輸出電壓過(guò)高。U14A作為放大器可放大輸入信號(hào)2倍，U14B能夠進(jìn)行電平轉(zhuǎn)換，并將信號(hào)抬高1.25 V，則輸出電壓滿足AD9288的輸入電壓范圍。

圖2 AD9288的輸入驅(qū)動(dòng)電路

3.3 微處理器模塊

當(dāng)系統(tǒng)上電時(shí)，微處理器AT89C52負(fù)責(zé)初始化設(shè)備，向雙口RAM中寫入配置信息，再通過(guò)總線將配置信息傳輸?shù)街骺刂破?，主控制器判斷配置信息是否有誤；在儀器運(yùn)行過(guò)程中，如果上位機(jī)更改控制指令，也會(huì)把相應(yīng)的配置信息通過(guò)總線寫入到雙口RAM中，微處理器讀取雙口RAM的命令進(jìn)行解析。

3.4 FPGA模塊

FPGA模塊是頻譜分析儀最關(guān)鍵的部分，也是系統(tǒng)設(shè)計(jì)的難點(diǎn)所在，F(xiàn)PGA模塊實(shí)現(xiàn)了時(shí)鐘發(fā)生器、采樣率控制、數(shù)據(jù)存儲(chǔ)FIFO、雙口RAM等功能。

虛擬頻譜分析儀需要一個(gè)高頻參考時(shí)鐘，通過(guò)FPGA內(nèi)部的模擬鎖相環(huán)來(lái)實(shí)現(xiàn)。將外部的20 Mz有源晶振經(jīng)鎖相環(huán)10倍頻到200 Mz供內(nèi)部電路使用，這樣可以大大降低系統(tǒng)的電磁干擾。為了滿足采樣定理，得到精確的頻譜以及系統(tǒng)能夠靈活控制采樣率，因此設(shè)計(jì)了2分頻和5分頻電路，實(shí)現(xiàn)了100、50、40、20、10 Mz等時(shí)鐘[9]，F(xiàn)PGA模塊的分頻電路如圖3所示。

圖3 FPGA內(nèi)部分頻電路

硬件電路采集的數(shù)據(jù)，可以直接上傳到上位機(jī)，但是由于頻譜分析儀的最大采樣速率遠(yuǎn)大于數(shù)據(jù)上傳到上位機(jī)的速率，故本設(shè)計(jì)采用FIFO存儲(chǔ)波形數(shù)據(jù)，F(xiàn)IFO在FPGA中實(shí)現(xiàn)，采集到的信號(hào)按每次8 bit數(shù)據(jù)緩存到FIFO中，考慮到數(shù)據(jù)傳輸顯示的實(shí)時(shí)性，每個(gè)FIFO只設(shè)置2.5 KB的存儲(chǔ)空間，共設(shè)置2個(gè)FIFO存儲(chǔ)。為了實(shí)現(xiàn)數(shù)據(jù)的復(fù)用，F(xiàn)IFO輸出端連接一個(gè)三態(tài)門，由REN(輸出使能)控制。電路如圖4所示。

圖4 FPGA內(nèi)部FIFO電路

本虛擬頻譜分析儀采用微處理器+FPGA+主控制器+LabVIEW的設(shè)計(jì)方案，按照通訊情況即頻譜分析儀硬件、主控制器和LabVIEW三大模塊，其中頻譜分析儀和主控制器之前的通訊是通過(guò)雙口RAM—IDT7130來(lái)實(shí)現(xiàn)的，由于直接采用集成芯片IDT7130搭建的外圍電路復(fù)雜，占用PCB板的空間大，故本設(shè)計(jì)通過(guò)FPGA實(shí)現(xiàn)雙口RAM。如圖5所示，需要注意的是FPGA內(nèi)部的讀寫使能都是高電平有效，這與IDT7130的讀寫使能相反，因此需要加入非門達(dá)到與IDT7130一樣的邏輯。

圖5 FPGA內(nèi)部雙口RAM電路

4 虛擬頻譜分析儀軟件設(shè)計(jì)

系統(tǒng)硬件采集到的數(shù)據(jù)經(jīng)過(guò)USB總線上傳至LabVIEW模塊中，由LabVIEW進(jìn)行數(shù)據(jù)接收、存儲(chǔ)、處理及顯示。LabVIEW主要分為前面板和程序框圖兩部分，前面板即用戶界面，設(shè)置儀器相關(guān)參數(shù)，定義各種控件并顯示被測(cè)信號(hào)波形[10-11]。程序框圖包含各種功能函數(shù)，由節(jié)點(diǎn)按照一定的邏輯關(guān)系連接，實(shí)現(xiàn)數(shù)據(jù)通信和分析處理。

4.1 數(shù)據(jù)通信

LabVIEW具有功能強(qiáng)大的數(shù)據(jù)接口通信函數(shù)，本頻譜分析儀通過(guò)CLF節(jié)點(diǎn)調(diào)用動(dòng)態(tài)鏈接庫(kù)(DLL)函數(shù)的方法實(shí)現(xiàn)LabVIEW與USB驅(qū)動(dòng)程序的接口，達(dá)成與主控制器的通訊，從而實(shí)現(xiàn)上位機(jī)與硬件模塊的控制[12-13]。系統(tǒng)通過(guò)動(dòng)態(tài)連接庫(kù)將與儀器有關(guān)的I/O操作都封裝成函數(shù)的形式提供給應(yīng)用程序，此動(dòng)作操作和數(shù)據(jù)處理在VC中編程實(shí)現(xiàn)。加載后的CLF節(jié)點(diǎn)如圖6所示，當(dāng)上位機(jī)傳遞指令時(shí)，只需通過(guò)CLF節(jié)點(diǎn)調(diào)用動(dòng)態(tài)鏈接庫(kù)的方式將所需的參數(shù)傳遞給主控制器；同樣，在硬件電路采集數(shù)據(jù)時(shí)，通過(guò)CLF節(jié)點(diǎn)將采集的數(shù)據(jù)映射到LabVIEW數(shù)據(jù)類型，以供上位機(jī)分析處理[14-15]。

4.2 數(shù)據(jù)處理

為了實(shí)現(xiàn)頻譜儀的功能，本設(shè)計(jì)通過(guò)對(duì)采樣信號(hào)進(jìn)行FFT算法得到信號(hào)頻譜，由于采樣序列為實(shí)數(shù)序列，而實(shí)數(shù)序列經(jīng)過(guò)FFT運(yùn)算后的幅度具有對(duì)稱性，則可以采用單邊FFT變換，即取FFT輸出序列長(zhǎng)度的1/2作為結(jié)果[16]，因此真正的結(jié)果是輸出序列中除直流分量各幅度值再乘以2得到的。在LabVIEW中實(shí)現(xiàn)FFT算法只須直接采用FFT控件，點(diǎn)擊【編程】→【數(shù)值】→【復(fù)數(shù)】子選板的“復(fù)數(shù)至極坐標(biāo)轉(zhuǎn)換”函數(shù)，然后再將FFT的輸出分解成幅值和相位，其中相位的單位為弧度。另外，由于頻譜圖顯示的步進(jìn)值是“采樣頻率/采樣點(diǎn)數(shù)”的值，而橫坐標(biāo)采用的是頻率值，因此需注意的是顯示的最大頻率只能是設(shè)置采樣頻率的1/2。

4.3 數(shù)據(jù)顯示及實(shí)測(cè)結(jié)果

虛擬頻譜分析儀選用吉林大學(xué)自主研發(fā)的虛擬信號(hào)發(fā)生器進(jìn)行測(cè)試，該信號(hào)發(fā)生器可自由設(shè)置波形類型、頻率、幅值等參數(shù)。如圖7～10所示，分別是信號(hào)頻率為1 kHz，幅值為1 V的正弦波、方波、三角波及鋸齒波的頻譜分析。

圖6 加載后的CLF節(jié)點(diǎn)

圖7 正弦波頻譜分析

圖8 方波頻譜分析

圖9 三角波頻譜分析

圖10 鋸齒波頻譜分析

當(dāng)選用頻率為10 Hz,幅值為1 V的正弦波作為激勵(lì)信號(hào)，得到一個(gè)同頻率、同幅值的余弦響應(yīng)信號(hào)，經(jīng)計(jì)算得到頻率響應(yīng)的幅相頻特性及實(shí)虛部譜。前面板如圖11、12所示。實(shí)測(cè)結(jié)果顯示，虛擬頻譜分析儀顯示信號(hào)非常穩(wěn)定，經(jīng)理論值比較分析結(jié)果正確且頻譜分量明顯。

圖11 頻率響應(yīng)幅相頻特性測(cè)量結(jié)果

圖12 頻率響應(yīng)實(shí)虛部譜測(cè)量結(jié)果

5 結(jié) 語(yǔ)

基于LabVIEW和FPGA設(shè)計(jì)的虛擬頻譜分析儀與傳統(tǒng)頻譜分析儀相比，創(chuàng)新點(diǎn)在于應(yīng)用了當(dāng)今最前沿的設(shè)計(jì)理念——模塊化結(jié)構(gòu)，并且以LabVIEW為核心的虛擬儀器技術(shù)代替?zhèn)鹘y(tǒng)儀器的部分復(fù)雜硬件電路，不僅優(yōu)化了系統(tǒng)設(shè)計(jì)，而且使得系統(tǒng)調(diào)試及維護(hù)更加方便。實(shí)現(xiàn)了頻譜分析儀的基本功能和用戶可操作及自定義功能，具有擴(kuò)展性強(qiáng)的特點(diǎn)，并且降低研制成本。但由于儀器在測(cè)試低頻信號(hào)受到采樣點(diǎn)數(shù)和采樣率的影響，響應(yīng)時(shí)間比較慢，因此，儀器運(yùn)行效率還有待提高。

[1] 林 君，謝宣松.虛擬儀器原理與應(yīng)用[M]. 北京：科學(xué)出版社，2006.

[2] BILSKI P，WINIECKI W. A Low-Cost Real-Time Virtual Spectrum Analyzer[J].Warsaw University of Technology：IEEE Institute of Radioelectronics, 2007，56(6): 2169-2221.

[3] HENGKIETISAK S，TIPYAKANONT S. Laboratory Digital Signal Analysis with Virtual Spectrum Analyzer[J]. IEEE International Conference on Digital Object Identifier, 2005，4(6): 857-860.

[4] 張重雄.虛擬儀器技術(shù)分析與設(shè)計(jì)[M].北京：電子工業(yè)出版社，2007.

[5] 李健康.基于虛擬儀器技術(shù)的頻譜分析儀的研制[D].長(zhǎng)春：吉林大學(xué)，2012.

[6] BILSKI P，WINIECKI W. Virtual Spectrum Analyzer Based on Data Acquisition Card[J].IEEE Transactions on Instrumentation and Measurement, 2002，51(1):82-87.

[7] 肖曉萍，石永革.基于LabVIEW的虛擬頻譜分析儀及頻域測(cè)量誤差分析[J].計(jì)算機(jī)工程與設(shè)計(jì), 2006，27(18):3472-3474.

XIAO Xiao-ping，SHI Yong-ge.Virtual spectrum analyzer of based on LabVIEW and measure error of frequency domain analysed[J]. computer engineering and design, 2006，27(18):3472-3474.

[8] 韋建榮.可重構(gòu)測(cè)控系統(tǒng)的研究與設(shè)計(jì)[D].長(zhǎng)春：吉林大學(xué)，2006.

[9] 汪 虹，李 宏.基于FPGA的等占空比任意整數(shù)分頻器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù), 2005(16)：8-9.

WANG Hong，LI Hong. Design of the Equal Duty Ratio Arbitrary In teger Frequency Divider Based on FPGA[J]. modern electronic technology, 2005(16)：8-9.

[10] 阮奇楨.我和LabVIEW[M].北京：北京航天航空大學(xué)，2009.

[11] MOUMTADI F，MENDOZA F R. Spectrum Analyzer using FFT via LabVIEW[J]. Electronics，Communications and Computer (CONIELECOMP),2010(20):307-310.

[12] 杜偉寧，趙晨光.基于LabVIEW的虛擬頻譜分析儀設(shè)計(jì)[J].吉林大學(xué)學(xué)報(bào)(理學(xué)版). 2009(5)：548-552.

DU Wei-ning，ZHAO Chen-guang.Design of Virtual Spectrum Anaiyzer Based on LabVIEW[J].Journal of Jilin University(Science Edition), 2009(5)：548-552.

[13] 胡 寧，徐 兵.基于LabVIEW的頻譜分析儀的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制, 2013，21(5)：1404-1407.

HU Ning，XU Bing.Design of Spectrum Analyzer Based on LabVIEW[J].Computer Measurement & Control, 2013，21(5)：1404-1407.

[14] 周福超，汪志勇.基于LabVIEW的虛擬頻譜分析儀[J].儀器儀表學(xué)報(bào), 2002,23(3)：741-743.

ZHOU Fu-chao，WANG Zhi-yong.The Virtual Spectrum Analysis Instrument Based on LabVIEW[J].Chinese Journal of Scientific instrumrnt, 2002,23(3)：741-743.

[15] 劉 鋼，楊華榮.基于LabVIEW的虛擬頻譜分析儀的設(shè)計(jì)[J].電測(cè)與儀表, 2010(6)：321-324.

LIU Gang，YANG Rong-hua.A Design of Virtual Specteum Analyzer Based on LabVIEW[J].Electrical Measurement & Instrumentation, 2010(6)：321-324.

[16] 梁 璨.虛擬數(shù)字頻譜分析儀的設(shè)計(jì)[D].西安：電子科技大學(xué)，2009.